更多核心更強(qiáng)總線

本文格式為Word版，下載可任意編輯——更多核心，更強(qiáng)總線

最新?lián)碛惺诵牡穆?lián)發(fā)科HelioX20。在這些處理器中，人們津津樂(lè)道的往往是它們的核心數(shù)量、GPU規(guī)模，但是對(duì)另外一個(gè)抉擇處理器根本規(guī)格和允許規(guī)模的重要部件——總線，卻沒(méi)有太多了解。剛好，前段時(shí)間ARM發(fā)布了全新的CCI-550總線，為ARM未來(lái)處理器擁有更強(qiáng)性能，更多核心，邁向更廣泛的應(yīng)用空間埋好了伏筆。下面我們就來(lái)了解一下這款全新的總線。

CoreLink，串聯(lián)ARM的大小核心

說(shuō)起總線好多人會(huì)想到PC中的HT總線、DMI總線、PCI-E總線等等。顧名思義，總線就是不同設(shè)備間的連接線，它可以使一個(gè)系統(tǒng)的不同片面通過(guò)一種標(biāo)準(zhǔn)化的通道連接在一起，更好地實(shí)現(xiàn)設(shè)計(jì)所需的功能和目的。

總線可謂是處理器中最重要的片面之一，在移動(dòng)處理器上自然也不例外。目前在ARM架構(gòu)的移動(dòng)處理器中，廣泛使用的是CoreLinkCCI-400總線（下簡(jiǎn)稱“CCI-400”）。令人驚疑的是，CCI-400的發(fā)布時(shí)間竟然是五年前的2022年11月11日。當(dāng)時(shí)CCI-400發(fā)布的主要目的是為了充分發(fā)揮Cortex-A15和Mali-T604的性能，提高系統(tǒng)的吞吐才能和數(shù)據(jù)傳輸才能，降低傳輸瓶頸（雖然Cortex-A75的產(chǎn)品大約在三年后才正式發(fā)布）。為了達(dá)成這個(gè)目的，CCI-400設(shè)計(jì)了一個(gè)全新的可配置、無(wú)閉塞性、低延遲、低功耗的NIC-400網(wǎng)絡(luò)，串聯(lián)了處理器內(nèi)部各個(gè)重要的片面，并且還參與了細(xì)鏈路設(shè)計(jì)，緩解內(nèi)部布線擁擠。在內(nèi)存方面，CCI-400搭配的DMI-400內(nèi)存操縱器支持DDR2、LPDDR2以及DDR3內(nèi)存，可以為處理器供給充沛的帶寬。概括到產(chǎn)品來(lái)看，CCI-400總線大約從2022年開(kāi)頭逐步應(yīng)用到ARM架構(gòu)的處理器上，從Cortex-A9到Cortex-A15，乃至目前最主流的Cortex-A53和Cortex-A57，甚至最新的Cortex-A72，者隅能看到CCI-400總線的影子。

不過(guò)CCI-400雖然經(jīng)典，但在長(zhǎng)達(dá)五年的時(shí)間中，處理器尤其是移動(dòng)處理器有了高速進(jìn)展，使得CCI-400無(wú)法支持大量全新的特性。同時(shí)CCI-400在好多關(guān)鍵特性上的缺失還使得ARM無(wú)法進(jìn)入更高端的服務(wù)器處理器市場(chǎng)。因此，ARM抉擇研發(fā)一款全新的CoreLink總線，使得ARM能夠持續(xù)在未來(lái)保持領(lǐng)先的優(yōu)勢(shì)。這個(gè)全新的產(chǎn)品，就是接下來(lái)要介紹的CCI-550總線。

實(shí)際上，在ARM發(fā)布CCI-550總線之前，曾于2022年2月推出了一款CCI-500總線。相較之下，CCI-550根本上繼承了CCI-500的全體特性，并且參與了一些更新的關(guān)鍵性功能。因此，本文就不再重復(fù)CCI-500的功能，只針對(duì)CCI-550舉行介紹。

嗅探過(guò)濾器——同步數(shù)據(jù)更高效

說(shuō)起CCI-550的核心變更，怎么也繞不過(guò)全新的嗅探過(guò)濾器。在提及這片面內(nèi)容之前，我們先來(lái)看看在多核心處理器之間的通訊和同步有哪些方式。

假設(shè)一個(gè)總線上連接了4個(gè)對(duì)等的處理器內(nèi)核，這就意味著4個(gè)處理器內(nèi)核都有才能修改、獲取存儲(chǔ)系統(tǒng)中的數(shù)據(jù)。但是每個(gè)處理器又有自己的緩存和關(guān)鍵性數(shù)據(jù)表。當(dāng)某一個(gè)處理器修改了內(nèi)存中的數(shù)據(jù)時(shí)，別的處理器緩存中假設(shè)有對(duì)應(yīng)的數(shù)據(jù)，那么也理應(yīng)修改才能保持同步。這個(gè)時(shí)候，理應(yīng)如何讓別的處理器也知道某個(gè)數(shù)據(jù)已經(jīng)修改了呢？

有一種方法是這樣的：讓修改數(shù)據(jù)的那個(gè)處理器給出播送說(shuō)明處境，通知其他處理器即可。簡(jiǎn)樸來(lái)說(shuō)，假設(shè)有四千人，每個(gè)人都在做“10+5+3”的算術(shù)題，但是有一個(gè)人想改成計(jì)算“10+6+8”，那么這個(gè)人需要拿著小喇叭報(bào)告剩余的三個(gè)人——快別算“10+5+3”了，我們算“10+6+8”吧——這樣其他三個(gè)人就知道了將自己的題目改成最新的即可。

這種方式叫做播送，簡(jiǎn)樸來(lái)說(shuō)是當(dāng)某個(gè)處理器核心每一次更改數(shù)據(jù)時(shí)，都會(huì)通過(guò)總線報(bào)告別的處理器：“我改數(shù)據(jù)了”。然后其他處理器根據(jù)播送內(nèi)容修改數(shù)據(jù)并保持同步。播送看起來(lái)實(shí)現(xiàn)方法很簡(jiǎn)樸，但問(wèn)題也不少。由于高速運(yùn)行的處理器資源本身就很慌張，假設(shè)某些處理器老是不停地等待別的處理器發(fā)出的播送通知，整體效率顯而易見(jiàn)就會(huì)降低。再說(shuō)處理器不斷發(fā)出播送信息修改數(shù)據(jù)，并且無(wú)差別地發(fā)給全體處理器（即使某些處理器并不需要這個(gè)通知），也會(huì)帶來(lái)信息的冗余和臃腫。

從應(yīng)用角度來(lái)看，假設(shè)處理器核心數(shù)量少于4個(gè)，播送還算一種不錯(cuò)的解決方法，但是假設(shè)處理器核心數(shù)量高于6個(gè)甚至8個(gè)，播送效率就很低下了?，F(xiàn)在在好多新的處理器中，核心數(shù)量都提升到了8個(gè)甚至10個(gè)，尤其是在big.LITTLE架構(gòu)流行后。這樣一來(lái)，播送就不怎么靠譜了。于是ARM變更了策略，在全新的CCI-550和CCI-500中改用了嗅探過(guò)濾器。

什么是嗅探過(guò)濾器呢？簡(jiǎn)樸來(lái)說(shuō)，ARM為多核心處理器增加了一個(gè)“通信員”并依靠這個(gè)“通信員”傳遞數(shù)據(jù)、同步內(nèi)容。還是上面的例子，當(dāng)四個(gè)人都在計(jì)算“10+5+3”的時(shí)候，有一千人報(bào)告位于中間的通信員，題目改成計(jì)算“10+6+8”了。于是通信員就去挨個(gè)問(wèn)：題目改了，你知道嗎？假設(shè)回復(fù)的是“知道”，那么通訊員就走了；假設(shè)回復(fù)的是“不知道”，那么通訊員就報(bào)告他實(shí)際內(nèi)容。這樣一來(lái)，既提高了效率，又儉約了能耗，還節(jié)省了總線占用，一舉多得。

根據(jù)目前的資料來(lái)看，全新的嗅探過(guò)濾器能夠同時(shí)和全體緩存、核心舉行通信，整體延遲更低，擴(kuò)展性能更強(qiáng)，同時(shí)最多還能儉約0.1瓦的能耗。這還不是最重要的，更重要的是它為更多核心的ARM架構(gòu)處理器鋪平了道路。

核心擴(kuò)展——支持最多24核心

說(shuō)到多核心處理器，尤其是服務(wù)器級(jí)別的低功耗多核心處理器，一向是ARM夢(mèng)寐以求的市場(chǎng)。服務(wù)器市場(chǎng)不僅利潤(rùn)高，關(guān)鍵是ARM目前的架構(gòu)也很符合其需求。舉例來(lái)說(shuō)，隨著移動(dòng)計(jì)算技術(shù)的進(jìn)展，好多用戶在移動(dòng)設(shè)備端往往只執(zhí)行輕負(fù)載應(yīng)用，譬如郵件收發(fā)、信息推送、短消息互聯(lián)互通等，這些輕負(fù)載應(yīng)用在服務(wù)器端并不需要太強(qiáng)大的單核心性能，但是對(duì)多任務(wù)和多核心要求很高。ARM的處理器相比英特爾的“重型架構(gòu)”處理器，其單核心性能不夠卓越，但是勝在功耗低、核心數(shù)量可以做得好多，剛好契合這一需求。因此ARM一向以來(lái)都想打入這個(gè)市場(chǎng)。

但是之前的CCI-400總線最多支持2個(gè)CPU簇，每個(gè)CPU簇最多支持4個(gè)CPU核心。這樣一條總線最多支持8個(gè)CPU核心，假設(shè)要使用更多的CPU核心的話，那么就得布置更多的總線，這樣一來(lái)總線之間的互通又成為了問(wèn)題。但是在CCI-550上，ARM允許一個(gè)總線最多支持6個(gè)CPU簇，每個(gè)CPU簇仍舊是4個(gè)CPU核心，這樣最多就能支持24個(gè)CPU，使得ARM的服務(wù)器理想又前進(jìn)了一步。

此外，為了合作更多核心的產(chǎn)品，CCI-550最多可搭配六個(gè)DMC-500內(nèi)存操縱器實(shí)現(xiàn)對(duì)六通道內(nèi)存的支持，內(nèi)存尋址方面最多支持48bit，完全可以得志服務(wù)器對(duì)內(nèi)存容量的需求了。內(nèi)存速度最高支持LPDDR4-4267，兼容LPDDR3-2733，性能方面最高可提升27%，能夠降低25%的CPU平均延遲。其他方面，CCI-550可以支持最多三個(gè)系統(tǒng)主界面，六個(gè)AC巨端口，根本能得志未來(lái)很長(zhǎng)一段時(shí)間的需求了。

完全一致性支持——支持GPU和CPU異構(gòu)計(jì)算

CPU和GPU的異構(gòu)計(jì)算在好多場(chǎng)合都被反復(fù)提及。雖然從理論上來(lái)說(shuō)，CPU更適合相關(guān)性繁雜的單線程任務(wù)以及規(guī)律計(jì)算，GPU更適合相關(guān)性較弱的并行計(jì)算，但是如何使這兩種計(jì)算模式有機(jī)并且高效率地結(jié)合在一起，一向都是業(yè)內(nèi)的難題。尤其是AMD在APU上投入了這么多年的精力，目前也沒(méi)有帶來(lái)特別有效的商業(yè)和應(yīng)用模式。不過(guò)技術(shù)終究是在進(jìn)展的，在CCI-550中，ARM就為了支持異構(gòu)計(jì)算，參與了對(duì)完全一致性的支持。

所謂完全一致性，是指CPU和GPU在存儲(chǔ)數(shù)據(jù)時(shí)，數(shù)據(jù)在內(nèi)存中使用完全單一的內(nèi)存地址空間，不需要額外的數(shù)據(jù)管理模塊，也不需要數(shù)據(jù)的拷貝和轉(zhuǎn)移。傳統(tǒng)的CPU-GPU布局中，CPU有自己的內(nèi)存，GPU有自己的顯存。數(shù)據(jù)在計(jì)算時(shí)需要從CPU發(fā)包到GPU，GPU計(jì)算完成后再發(fā)回?cái)?shù)據(jù)，效率較低。但是在全新的完全一致性模式下，CPU和GPU共享一致的內(nèi)存存儲(chǔ)空間，數(shù)據(jù)的拷貝和更改都在一個(gè)空間內(nèi)舉行，大大提升了效率。

CCI-550對(duì)完全一致性的支持，使得ARM可以在HAS、OpenCL2.0等編程模型下有更好的表現(xiàn)，并且可以實(shí)現(xiàn)對(duì)應(yīng)用的異構(gòu)加速。不過(guò)目前ARM的Mali-T800系列GPU還不支持全部的完全一致性，現(xiàn)在只能支持I/O一致性。ARM預(yù)計(jì)推出的下一代為“Mimir”的GPU就能夠支持完全一致性了，到時(shí)候用戶有可能在手機(jī)上享受到HAS異構(gòu)計(jì)算的加速效果。

什么時(shí)候才能用到CCI-550？

問(wèn)題來(lái)了：