單片機(jī)小系統(tǒng)及片外擴(kuò)展詳解

單片機(jī)小系統(tǒng)及片外擴(kuò)展(Zhan)詳解演示文稿第一頁，共二十四頁。優(yōu)選單片機(jī)小系統(tǒng)及片外擴(kuò)(Kuo)展第二頁，共二十四頁。圖8－2589C51擴(kuò)展的并行三總(Zong)線圖8－2689C51地址總線擴(kuò)展電路第三頁，共二十四頁。由89C51P0口送出的低8位有效地址信號(hào)是在ALE(地址鎖存允許)信號(hào)變高的同時(shí)出現(xiàn)的，并在ALE由高變低時(shí)，將出現(xiàn)在P0口的地址信號(hào)鎖存到外部地址鎖存器74HC373中，直到下一次ALE變高時(shí)，地址才發(fā)(Fa)生變化。第四頁，共二十四頁。8.2.1片外三總線結(jié)(Jie)構(gòu)所謂總線，就是連接系統(tǒng)中各擴(kuò)展部件的一組公共信號(hào)線。按照功能，通常把系統(tǒng)總線分為3組，即地址總線、數(shù)據(jù)總線和控制總線。89C51單片機(jī)的片外引腳可構(gòu)成如圖825所示的并行三總線結(jié)構(gòu)，所有的外圍芯片都將通過這三種總線進(jìn)行擴(kuò)展。第五頁，共二十四頁。1.地(Di)址總線地址總線(AddressBus,AB)用于傳送單片機(jī)送出的地址信號(hào)，以便進(jìn)行存儲(chǔ)單元和Ｉ／Ｏ端口的選擇。地址總線是單向的，只能由單片機(jī)向外發(fā)送信息。地址總線的數(shù)目決定了可直接訪問的存儲(chǔ)單元的數(shù)目。例如，n位地址可以產(chǎn)生2ｎ個(gè)連續(xù)地址編碼，因此，可訪問2ｎ個(gè)存儲(chǔ)單元，即通常所說的尋址范圍為2ｎ個(gè)地址單元。89C51單片機(jī)存儲(chǔ)器擴(kuò)展最多可達(dá)64KB，即2１６個(gè)地址單元，因此，最多需16位地址。第六頁，共二十四頁。2.數(shù)(Shu)據(jù)總線數(shù)據(jù)總線(DataBus,DB)用于單片機(jī)與存儲(chǔ)器之間或單片機(jī)與Ｉ／Ｏ端口之間傳送數(shù)據(jù)。數(shù)據(jù)總線的位數(shù)與單片機(jī)處理數(shù)據(jù)的字長一致。例如，89C51單片機(jī)是8位字長，所以，數(shù)據(jù)總線的位數(shù)也是8位。數(shù)據(jù)總線是雙向的，可以進(jìn)行兩個(gè)方向的數(shù)據(jù)傳送。第七頁，共二十四頁。3.控制(Zhi)總線控制總線(ControlBus，CB)是單片機(jī)發(fā)出的以控制片外ROM、RAM和Ｉ／Ｏ口讀／寫操作的一組控制線。第八頁，共二十四頁。8.2.2系統(tǒng)擴(kuò)展的實(shí)(Shi)現(xiàn)1.以P0口作地址／數(shù)據(jù)總線此處的地址總線是指系統(tǒng)的低8位地址線。因?yàn)镻0口線既用作地址線，又用作數(shù)據(jù)線(分時(shí)使用)，因此，需要加一個(gè)8位鎖存器。在實(shí)際應(yīng)用時(shí)，先把低8位地址送鎖存器暫存，然后再由地址鎖存器給系統(tǒng)提供低8位地址，而把P0口線作為數(shù)據(jù)線使用。實(shí)際上，單片機(jī)P0口的電路設(shè)計(jì)已考慮了這種應(yīng)用需要，P0口線電路中的多路轉(zhuǎn)接電路MUX以及地址／數(shù)據(jù)控制即是為此目的而設(shè)計(jì)的。第九頁，共二十四頁。2.以P2口的口線作高位地址線如果使用P2口的全部8位口線，再加上P0口提供(Gong)的低8位地址，便可形成完整的16位地址總線，使單片機(jī)系統(tǒng)的尋址范圍達(dá)到64KB。但實(shí)際應(yīng)用系統(tǒng)中，高位地址線并不固定為8位，需要用幾位就從P2口中引出幾條口線。第十頁，共二十四頁。

除了地址線和數(shù)據(jù)線之外，在擴(kuò)展(Zhan)系統(tǒng)中還需要一些控制信號(hào)線，以構(gòu)成擴(kuò)展(Zhan)系統(tǒng)的控制總線。這些信號(hào)有的是單片機(jī)引腳的第一功能信號(hào)，有的則是第二功能信號(hào)。其中包括：使用ALE作為地址鎖存的選通信號(hào)，以實(shí)現(xiàn)低8位地址的鎖存；以ＰＳＥＮ信號(hào)作為擴(kuò)展程序存儲(chǔ)器的讀選通信號(hào)；以ＥＡ信號(hào)作為內(nèi)、外程序存儲(chǔ)器的選擇信號(hào)；以ＲＤ和ＷＲ作為擴(kuò)展數(shù)據(jù)存儲(chǔ)器和Ｉ／Ｏ端口的讀/寫選通信號(hào)。執(zhí)行MOVX指令時(shí)，這兩個(gè)信號(hào)分別自動(dòng)有效。第十一頁，共二十四頁。可以看出，盡管89C51單片機(jī)號(hào)稱有4個(gè)Ｉ／Ｏ口，共32條口線，但由于系統(tǒng)擴(kuò)展的需要(Yao)，真正能作為數(shù)據(jù)Ｉ／Ｏ使用的，就只剩下P1口和P3口的部分口線了。特別需要強(qiáng)調(diào)的是，程序存儲(chǔ)器不應(yīng)再采用外擴(kuò)的方案。因?yàn)?9系列單片機(jī)內(nèi)有4～32KB的不同型號(hào)產(chǎn)品可供選擇。如果課題需要功能更強(qiáng)的MCU，則可選擇ADμC8××、C8051F×××和MAX7651等SOC芯片。關(guān)于程序存儲(chǔ)器的擴(kuò)展，本教程不作介紹。第十二頁，共二十四頁。8.3擴(kuò)(Kuo)展數(shù)據(jù)存儲(chǔ)器由于89C51單片機(jī)片內(nèi)RAM僅有128字節(jié)，當(dāng)系統(tǒng)需要較大容量RAM時(shí)，就需要片外擴(kuò)展數(shù)據(jù)存儲(chǔ)器RAM，最大可擴(kuò)展64KB。由于單片機(jī)是面向控制的，實(shí)際需要擴(kuò)展容量不大，因此，一般采用靜態(tài)RAM較方便，如6116(2K×8位)，6264(8K×8位)。如有特殊需要，可采用62256(32K×8位)，628128(128K×8位)等。與動(dòng)態(tài)RAM相比，靜態(tài)RAM無須考慮保持?jǐn)?shù)據(jù)而設(shè)置的刷新電路，故擴(kuò)展電路較簡單；但由于靜態(tài)RAM是通過有源電路來保持存儲(chǔ)器中的數(shù)據(jù)，因此要消耗較多的功率，價(jià)格也較高。第十三頁，共二十四頁。擴(kuò)展數(shù)據(jù)存儲(chǔ)器空間地址，由P2口提供高(Gao)8位地址，P0口分時(shí)提供低8位地址和用作8位雙向數(shù)據(jù)總線。片外數(shù)據(jù)存儲(chǔ)器RAM的讀/寫由89C51的ＲＤ（Ｐ３.7）和ＷＲ(P3.6)信號(hào)控制。第十四頁，共二十四頁。8.3.1常(Chang)用的數(shù)據(jù)存儲(chǔ)器芯片數(shù)據(jù)存儲(chǔ)器用于存儲(chǔ)現(xiàn)場采集的原始數(shù)據(jù)、運(yùn)算結(jié)果等，所以，外部數(shù)據(jù)存儲(chǔ)器應(yīng)能隨機(jī)讀／寫，通常由半導(dǎo)體靜態(tài)隨機(jī)存取存儲(chǔ)器RAM組成。E２PROM芯片也可用作外部數(shù)據(jù)存儲(chǔ)器，且掉電后信息不丟失。第十五頁，共二十四頁。1.靜態(tài)(Tai)RAM(SRAM)芯片目前常用的靜態(tài)RAM電路有6116、6264、62256、628128等。它們的引腳排列如圖8－27所示。注：6264的26腳為高電平有效的片選端。圖8－27常用靜態(tài)RAM芯片引腳圖第十六頁，共二十四頁。其引腳功能如下：A0～Ai地址輸入線(Xian)，i=10(6116),12(6264),14(62256)。D0～D7雙向三態(tài)數(shù)據(jù)線；ＣＥ片選信號(hào)輸入線，低電平有效，當(dāng)6264的26腳(CS)為高電平，且ＣＥ為低電平時(shí)。才選中該片；ＯＥ讀選通信號(hào)輸入線，低電平有效；ＷＥ寫允許信號(hào)輸入線，低電平有效；ＶＣＣ工作電源，電壓為＋５Ｖ；GND線路地。這3種RAM電路的主要技術(shù)特性見表8－5。第十七頁，共二十四頁。第十八頁，共二十四頁。靜(Jing)態(tài)RAM存儲(chǔ)器有讀出、寫入和維持3種工作方式，這些工作方式的操作控制如表8－6所列。第十九頁，共二十四頁。8.3.2訪問片外RAM的(De)操作時(shí)序這里包括從RAM中讀和寫兩種操作時(shí)序，但基本過程是相同的。這時(shí)所用的控制信號(hào)有ALE和ＲＤ(讀)或ＷＲ(寫)。P0口和P2口仍然要用，在取指階段用來傳送ROM地址和指令，而在執(zhí)行階段傳送片外RAM地址和讀／寫的數(shù)據(jù)。第二十頁，共二十四頁。1.讀片外RAM操(Cao)作時(shí)序89C51單片機(jī)若外擴(kuò)一片RAM，則應(yīng)將其ＷＲ引腳與RAM芯片的ＷＥ引腳連接，ＲＤ引腳與芯片ＯＥ引腳連接。ALE信號(hào)的作用即鎖存低8位地址，以便讀片外RAM中的數(shù)據(jù)。讀片外RAM周期時(shí)序如圖8－28(a)所示。第二十一頁，共二十四頁。圖8－2889C51訪(Fang)問片外RAM操作時(shí)序圖第二十二頁，共二十四頁。在第一個(gè)機(jī)器周期的S1狀態(tài)，ALE信號(hào)由低變高①，讀RAM周期開始。在S2狀態(tài)，CPU把低8位地址送到P0口總線上，把高8位地址送上P2口(在執(zhí)行“MOVXA，@DPTR”指令階段時(shí)才送高8位；若是(Shi)“MOVXA，@Ri”指令，則不送高8位)。ALE的下降沿②用來把低8位地址信息鎖存到外部鎖存器74HC373內(nèi)③，而高8位地址信息一直鎖存在P2口鎖存器中。在S3狀態(tài)，P0口總線變成高阻懸浮狀態(tài)④。在S4狀態(tài)，ＲＤ信號(hào)變?yōu)橛行Б?是在執(zhí)行“MOVXA，@DPTR”后使ＲＤ信號(hào)有效)，ＲＤ信號(hào)使得被尋址的片外RAM略過片刻后把數(shù)據(jù)送上P0口總線⑥，當(dāng)ＲＤ回到高電平后⑦，P0總線變?yōu)閼腋顟B(tài)。至此，讀片外RAM周期結(jié)束。第二十三頁，共二十四頁。2.寫片外(Wai)RAM操作時(shí)序向片外RAM寫(存)數(shù)據(jù)，是89C51執(zhí)行“MOVX@DPTR，A”指令后產(chǎn)生的動(dòng)作。這條指令執(zhí)行后，在89C51的ＷＲ引腳上產(chǎn)生ＷＲ信號(hào)的有效電平，此信號(hào)使RAM的