第5章-TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

2023年3月3日TMS320C55xDSP原理及應(yīng)用1第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試內(nèi)容提要

C55x外設(shè)完成的功能包括采集原始數(shù)據(jù)、輸出處理結(jié)果，還可以通過(guò)外設(shè)來(lái)控制外部其他設(shè)備的工作狀態(tài)。

C55x的片內(nèi)外設(shè)分為如下幾類。

1．時(shí)鐘與定時(shí)器

2．外部設(shè)備連接接口

3．信號(hào)采集

4．通信接口

5．其他外設(shè)2023年3月3日TMS320C55xDSP原理及應(yīng)用2知識(shí)要點(diǎn)●

C55x片內(nèi)外設(shè)與芯片支 持庫(kù)簡(jiǎn)介●

C55x的片內(nèi)外設(shè)第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用3第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

C55x的片內(nèi)外設(shè)分為如下幾類。

1．時(shí)鐘與定時(shí)器

時(shí)鐘與定時(shí)器包括時(shí)鐘產(chǎn)生器、通用定時(shí)器、實(shí)時(shí)時(shí)鐘以及看門(mén)狗定時(shí)器等。時(shí)鐘產(chǎn)生器的功能是產(chǎn)生CPU的工作時(shí)鐘，并提供CLKOUT時(shí)鐘輸出；通用定時(shí)器、實(shí)時(shí)時(shí)鐘及看門(mén)狗定時(shí)器的功能是通過(guò)計(jì)數(shù)器為系統(tǒng)提供定時(shí)時(shí)鐘和年、月、日、時(shí)、分、秒等時(shí)鐘信號(hào)，以及監(jiān)控系統(tǒng)正常運(yùn)行的看門(mén)狗時(shí)鐘，并能發(fā)出相應(yīng)中斷。5.1C55x片內(nèi)外設(shè)與芯片支持庫(kù)簡(jiǎn)介2023年3月3日TMS320C55xDSP原理及應(yīng)用4

2．外部設(shè)備連接接口

外部設(shè)備連接接口包括外部存儲(chǔ)器連接接口(EMIF)、主機(jī)接口(HPI)等。外部存儲(chǔ)器接口主要用來(lái)同并行存儲(chǔ)器連接，這些存儲(chǔ)器包括SDRAM、SBSRAM、Flash、SRAM存儲(chǔ)器等，外部存儲(chǔ)器接口還可以同外部并行設(shè)備進(jìn)行連接，這些設(shè)備包括并行A/D、D/A轉(zhuǎn)換器、具有異步并行接口的專用芯片，并可以通過(guò)外部存儲(chǔ)器接口同F(xiàn)PGA、CPLD等連接；主機(jī)接口主要用來(lái)為主控CPU和C55x處理器之間提供一條方便、快捷的并行連接接口，這個(gè)接口用來(lái)對(duì)DSP進(jìn)行控制、程序加載、數(shù)據(jù)傳輸?shù)裙ぷ?。?章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用53．信號(hào)采集

信號(hào)采集類的外設(shè)包括采集模擬信號(hào)的模/數(shù)轉(zhuǎn)換器和提供數(shù)字信號(hào)輸入、輸出功能的通用輸入/輸出接口。模/數(shù)轉(zhuǎn)換器為DSP提供了多通道模擬/數(shù)字轉(zhuǎn)換能力，通用輸入、輸出接口可以完成數(shù)字信號(hào)的采集，當(dāng)其被設(shè)置為輸出模式時(shí)，可以通過(guò)這些接口對(duì)其他設(shè)備進(jìn)行控制。4．通信接口

C55x處理器為用戶提供了多種類型的通信接口，包括多通道緩沖串口、I2C接口、異步串口、USB接口以及多媒體卡/SD卡接口等。多通道緩沖串口可以連接串行存儲(chǔ)器、A/D、D/A轉(zhuǎn)換器，并可以通過(guò)該接口實(shí)現(xiàn)與其他處理器的高速串行連接，多媒體卡/SD卡接口可以用來(lái)擴(kuò)展SD存儲(chǔ)卡等移動(dòng)存儲(chǔ)設(shè)備，I2C接口、異步串口和USB接口為DSP通過(guò)了各種通用通信接口。

第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用65．其他外設(shè)

其他外設(shè)包括DMA控制器、指令流水線等，這些外設(shè)主要用來(lái)輔助CPU工作，提高DSP的工作效率。

①在通用計(jì)算機(jī)（PC機(jī)）上用軟件（如Fortran、C語(yǔ)言）實(shí)現(xiàn)，但速度慢，不適合實(shí)時(shí)數(shù)字信號(hào)處理，只用于算法的模擬；

②在通用計(jì)算機(jī)系統(tǒng)中加入專用的加速處理機(jī)實(shí)現(xiàn)，用以增強(qiáng)運(yùn)算能力和提高運(yùn)算速度。不適合于嵌入式應(yīng)用，專用性強(qiáng)，應(yīng)用受到限制；

③用單片機(jī)實(shí)現(xiàn)，用于不太復(fù)雜的數(shù)字信號(hào)處理。不適合于以乘法-累加運(yùn)算為主的密集型DSP算法；

④用通用的可編程DSP芯片實(shí)現(xiàn)，具有可編程性和強(qiáng)大的處理能力，可完成復(fù)雜的數(shù)字信號(hào)處理的算法，在實(shí)時(shí)DSP領(lǐng)域中處于主導(dǎo)地位；

⑤用專用的DSP芯片實(shí)現(xiàn)，可用在要求信號(hào)處理速度極快的特殊場(chǎng)合，如專用于FFT、數(shù)字濾波、卷積、相關(guān)算法的DSP芯片，相應(yīng)的信號(hào)處理算法由內(nèi)部硬件電路實(shí)現(xiàn)。用戶無(wú)需編程，但專用性強(qiáng)，應(yīng)用受到限制；

第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用7

為了方便地實(shí)現(xiàn)C55x外設(shè)的控制，德州儀器公司為用戶提供了片上外設(shè)支持庫(kù)，片上外設(shè)支持庫(kù)為用戶提供了控制片上外設(shè)的函數(shù)、宏等工具，用戶可以通過(guò)程序或DSP/BIOS完成這些函數(shù)和宏的調(diào)用。

片上外設(shè)支持庫(kù)具有如下特點(diǎn)：（1）采用標(biāo)準(zhǔn)協(xié)議對(duì)外設(shè)進(jìn)行編程

片上外設(shè)支持庫(kù)采用標(biāo)準(zhǔn)協(xié)議實(shí)現(xiàn)片上外設(shè)的編程，這些協(xié)議包括數(shù)據(jù)類型、定義外設(shè)配置的宏定義，以及實(shí)現(xiàn)各種外設(shè)操作的函數(shù)等。（2）基本資源管理

可以通過(guò)程序?qū)崿F(xiàn)多通道外設(shè)的資源管理。（3）設(shè)備的符號(hào)描述

片上外設(shè)支持庫(kù)通過(guò)對(duì)外設(shè)寄存器和寄存器域的符號(hào)定義，使程序在不同DSP之間的移植變得容易，而當(dāng)DSP的版本發(fā)生升級(jí)時(shí)，可以最大程度地減少程序的修改。第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用8第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.1時(shí)鐘模式寄存器

C55x片內(nèi)的時(shí)鐘發(fā)生器可以從CLKIN引腳接收輸入的時(shí)鐘，將其變換為CPU及其外設(shè)所需要的工作時(shí)鐘，工作時(shí)鐘經(jīng)過(guò)分頻也能夠通過(guò)引腳CLKOUT輸出，供其他器件使用，如圖5-1所示。時(shí)鐘發(fā)生器內(nèi)有一個(gè)數(shù)字鎖相環(huán)（DigitalPhaseLockLoop，DPLL）和一個(gè)時(shí)鐘模式寄存器（CLKMD）。時(shí)鐘模式寄存器用于控制時(shí)鐘發(fā)生器的工作狀態(tài)，如表5-1所示。5.2時(shí)鐘發(fā)生器2023年3月3日TMS320C55xDSP原理及應(yīng)用9第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試CLKINDSP時(shí)鐘發(fā)生器CPU時(shí)鐘CPU、外設(shè)、其他器件÷CLKDIVCLKOUT圖5-1時(shí)鐘輸出2023年3月3日TMS320C55xDSP原理及應(yīng)用10第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試表5-1時(shí)鐘模式寄存器CLKMD位字段數(shù)值說(shuō)明15Rsvd保留14IAI01退出IDLE狀態(tài)后，決定PLL是否重新鎖定PLL將使用與進(jìn)入IDLE狀態(tài)之前相同的設(shè)置進(jìn)行鎖定PLL將重新鎖定過(guò)程

13IOB01處理失鎖時(shí)鐘發(fā)生器不中斷PLL，PLL繼續(xù)輸出時(shí)鐘時(shí)鐘發(fā)生器自動(dòng)切換到旁路模式，重新開(kāi)始跟蹤鎖定后，又自動(dòng)切換到鎖定模式12TEST0必須保持為02023年3月3日TMS320C55xDSP原理及應(yīng)用11表5-1時(shí)鐘模式寄存器CLKMD（續(xù)）11～7PLLMULT0～31鎖定模式下的倍頻值，0～316～5PLL-DIV0～3鎖定模式下的分頻值，0～34PLLENABLE10PLL使能使能，為鎖定模式禁止，為旁路模式3～2BYPASSDIV000110、11

旁路下的分頻值一分頻二分頻四分頻1BREAKLN01錯(cuò)誤狀態(tài)PLL失鎖鎖定狀態(tài)或有對(duì)CLKMD寄存器的寫(xiě)操作0LOCK01鎖定狀態(tài)PLL處于旁路模式PLL處于鎖定模式第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用12第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.2工作模式在時(shí)鐘模式寄存器中的PLLENABLE位控制PLL的兩種工作模式。1．旁路模式（BYPASS）

如果PLLENABLE=0，PLL工作于旁路模式，PLL對(duì)輸入時(shí)鐘信號(hào)進(jìn)行分頻，分頻值由BYPASSDIV確定：

如果BYPASSDIV=00，輸出時(shí)鐘信號(hào)的頻率與輸入信號(hào)的頻率相同，即一分頻。如果BYPASSDIV=01，輸出時(shí)鐘信號(hào)的頻率是輸入信號(hào)頻率一半，即二分頻。如果BYPASSDIV=1x，輸出時(shí)鐘信號(hào)的頻率是輸入信號(hào)頻率1/4，即四分頻。2023年3月3日TMS320C55xDSP原理及應(yīng)用13第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2．鎖定模式（LOCK）如果PLLENABLE=1，PLL工作于鎖定模式，輸出的時(shí)鐘頻率由下面公式確定：輸出頻率輸入頻率輸入頻率2023年3月3日TMS320C55xDSP原理及應(yīng)用14第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.3CLKOUT輸出

CPU時(shí)鐘也可以通過(guò)一個(gè)時(shí)鐘分頻器提供CLKOUT信號(hào)，CLKOUT的頻率由系統(tǒng)寄存器（SYSR）中的CLKDIV確定：如果CLKDIV=000b，CLKOUT的頻率等于CPU時(shí)鐘的頻率。如果CLKDIV=001b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/2。如果CLKDIV=010b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/3。如果CLKDIV=011b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/4。如果CLKDIV=100b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/5。如果CLKDIV=101b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/6。如果CLKDIV=110b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/7。如果CLKDIV=111b，CLKOUT的頻率等于CPU時(shí)鐘的頻率的1/8。2023年3月3日TMS320C55xDSP原理及應(yīng)用15第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.4

使用方法

通過(guò)對(duì)時(shí)鐘模式寄存器的操作，可以根據(jù)需要設(shè)定時(shí)鐘發(fā)生器的工作模式和輸出頻率，在設(shè)置過(guò)程中除了工作模式、分頻值和倍頻值以外，還要注意其他因素對(duì)PLL的影響。1．省電（IDLE）

為了節(jié)省功耗，可以使時(shí)鐘發(fā)生器處于省電狀態(tài)，當(dāng)時(shí)鐘發(fā)生器退出省電狀態(tài)時(shí)，PLL自動(dòng)切換到旁路模式，進(jìn)行跟蹤鎖定，鎖定后返回到鎖定模式，時(shí)鐘模式寄存器中與省電有關(guān)的位是IAI。2023年3月3日TMS320C55xDSP原理及應(yīng)用16第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2．DSP復(fù)位

在DSP復(fù)位期間和復(fù)位之后，PLL工作于旁路模式，輸出的時(shí)鐘頻率由CLKMD引腳上的電平確定。如果CLKMD引腳為低電平，輸出頻率等于輸入頻率；如果CLKMD引腳為高電平，輸出頻率等于輸入頻率的一半。3．失鎖

鎖相環(huán)對(duì)輸入時(shí)鐘跟蹤鎖定之后，由于其他原因使其輸出時(shí)鐘發(fā)生偏移，即失鎖。出現(xiàn)失鎖現(xiàn)象后，PLL的動(dòng)作由時(shí)鐘模式寄存器中的IOB確定

2023年3月3日TMS320C55xDSP原理及應(yīng)用17第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.5使用方法及實(shí)例

調(diào)用時(shí)鐘發(fā)生器庫(kù)函數(shù)首先要在頭文件中包含csl_pll.h文件，接下來(lái)介紹利用庫(kù)函數(shù)配置時(shí)鐘發(fā)生器的方法。

首先要聲明PLL配置結(jié)構(gòu)，具體聲明如下：PLL_ConfigConfig_PLL={1, /*iai退出休眠后重新鎖相*/1, /*iob失鎖后進(jìn)入旁路模式并重新鎖相 */6, /*pllmultCLKIN*pllmult=DSP主時(shí)鐘*/0/*divCLKOUT=DSP主時(shí)鐘/（div+1）*/};

之后運(yùn)行配置函數(shù)：PLL_config（&Config_PLL）;

也可以通過(guò)函數(shù)設(shè)置PLL頻率： PLL_setFreq（6,1）;

通過(guò)PLL_setFreq函數(shù)可以復(fù)位PLL鎖相環(huán)，并改變倍頻和分頻數(shù)從而得到所需的頻率。2023年3月3日TMS320C55xDSP原理及應(yīng)用18第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.2.6時(shí)鐘發(fā)生器的調(diào)試時(shí)鐘發(fā)生器所產(chǎn)生的DSP工作時(shí)鐘，如果時(shí)鐘產(chǎn)生器沒(méi)有正常工作，DSP將無(wú)法正常運(yùn)行，而調(diào)試DSP也是不可能的。

調(diào)試時(shí)鐘發(fā)生器應(yīng)遵循以下步驟：

（1）檢查DSP的時(shí)鐘輸入引腳CLKIN、時(shí)鐘輸出引腳CLKOUT和時(shí)鐘模式引腳CLKMD連接是否正確，正常情況下CLKIN應(yīng)接時(shí)鐘源，而CLKMD應(yīng)拉高或接地，CLKOUT應(yīng)是信號(hào)輸出引腳。

（2）系統(tǒng)加電后測(cè)量CLKIN引腳時(shí)鐘輸入是否正常，信號(hào)的高低電平及占空比是否滿足需要。

（3）在沒(méi)有進(jìn)行軟件設(shè)置的情況下，DSP在復(fù)位后CLKOUT的輸出直接受CLKMD控制，當(dāng)CLKMD為高，CLKOUT的輸出頻率將等于CLKIN的頻率，CLKMD為低，則CLKOUT輸出將等于CLKIN的頻率的1/2。

（4）如果以上步驟運(yùn)行正常，則利用軟件設(shè)置CLKMD寄存器，使時(shí)鐘產(chǎn)生器工作于PLL鎖相環(huán)模式下，此時(shí)再檢測(cè)CLKOUT信號(hào)，查看鎖相環(huán)是否正常工作。2023年3月3日TMS320C55xDSP原理及應(yīng)用19第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

TMS320VC5510DSP片內(nèi)有兩個(gè)20位軟件可編程定時(shí)器，利用定時(shí)器可向CPU產(chǎn)生周期性中斷或向DSP片外的器件提供周期信號(hào)。5.3.1結(jié)構(gòu)框圖20位的定時(shí)器由兩部分組成：一個(gè)4位的預(yù)定標(biāo)器（PSC）和一個(gè)16位的主計(jì)數(shù)器（TIM）。

定時(shí)器有兩個(gè)計(jì)數(shù)寄存器（PSC，TIM）和兩個(gè)周期寄存器（TDDR，TimerDivide-DownRegister,PRD,MainPeriodRegister），在定時(shí)器初始化過(guò)程中，周期寄存器的內(nèi)容拷貝到計(jì)數(shù)寄存器中。5.3通用定時(shí)器（Timer）2023年3月3日TMS320C55xDSP原理及應(yīng)用20第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試CPU時(shí)鐘TIN/TOUTTDDR4位預(yù)定標(biāo)器PSCPRD16位主計(jì)數(shù)器TIM中斷請(qǐng)求DMA同步事件2023年3月3日TMS320C55xDSP原理及應(yīng)用22第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.3.2工作原理定時(shí)器的工作時(shí)鐘可以來(lái)自DSP內(nèi)部的CPU時(shí)鐘，也可以來(lái)自引腳TIN/TOUT。定時(shí)器控制寄存器（TCR）中的字段FUNC可以確定時(shí)鐘源和TIN/TOUT引腳的功能，這樣定時(shí)器的工作模式包括以下幾種：當(dāng)FUNC=00b時(shí)，TIN/TOUT為高阻態(tài)，時(shí)鐘源是內(nèi)部時(shí)鐘（CPU時(shí)鐘）。當(dāng)FUNC=01b時(shí)，TIN/TOUT為定時(shí)器輸出，時(shí)鐘源是內(nèi)部時(shí)鐘（CPU時(shí)鐘）。當(dāng)FUNC=10b時(shí)，TIN/TOUT為通用輸出，時(shí)鐘源是內(nèi)部時(shí)鐘（CPU時(shí)鐘）。當(dāng)FUNC=11b時(shí)，TIN/TOUT為定時(shí)器輸入，時(shí)鐘源是外部時(shí)鐘。2023年3月3日TMS320C55xDSP原理及應(yīng)用23第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試在定時(shí)器中，預(yù)定標(biāo)器由輸入時(shí)鐘驅(qū)動(dòng)，PSC在每個(gè)輸入時(shí)鐘周期減1，當(dāng)其減到0時(shí)，TIM減1，當(dāng)TIM減到0，定時(shí)器向CPU發(fā)送一個(gè)中斷請(qǐng)求（TINT）或向DMA控制器發(fā)送同步事件。定時(shí)器發(fā)送中斷信號(hào)或同步事件信號(hào)的頻率可用下式計(jì)算：通過(guò)設(shè)置TCR中的自動(dòng)重裝控制位ARB，可使定時(shí)器工作于自動(dòng)重裝模式，當(dāng)TIM減到0，重新將周期寄存器（TDDR，PRD）的內(nèi)容拷貝到計(jì)數(shù)寄存器（PSC，TIM）中，繼續(xù)定時(shí)。

2023年3月3日TMS320C55xDSP原理及應(yīng)用24第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

每個(gè)定時(shí)器包括4個(gè)寄存器，即定時(shí)器預(yù)定標(biāo)寄存器PRSC、主計(jì)數(shù)寄存器TIM、主周期寄存器PRD和定時(shí)器控制寄存器TCR

。

定時(shí)器預(yù)定標(biāo)寄存器PRSC位字段數(shù)值說(shuō)明15-10Reserved-保留9-6PSC0h-fh預(yù)定標(biāo)計(jì)數(shù)寄存器5-4Reserved-保留3-0TDDR0h-fh當(dāng)PSC重新裝入時(shí)，將TDDR的內(nèi)容拷貝到PSC中2023年3月3日TMS320C55xDSP原理及應(yīng)用25第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試主計(jì)數(shù)寄存器TIM位字段數(shù)值說(shuō)明15-0TIM0000h-FFFFh主計(jì)數(shù)寄存器主周期寄存器PRD

位字段數(shù)值說(shuō)明15-0PRD0000h-FFFFh當(dāng)TIM必須重新裝入時(shí)，將PRD的內(nèi)容拷貝到TIM中2023年3月3日TMS320C55xDSP原理及應(yīng)用26第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試定時(shí)器控制寄存器TCR

位字段數(shù)值說(shuō)明15IDLEEN01省電使能位定時(shí)器不能處于省電狀態(tài)如果省電狀態(tài)寄存器（ISTR）中的PERIS=1，定時(shí)器進(jìn)入省電狀態(tài)14INTEXT01時(shí)鐘源從內(nèi)部切換到外部標(biāo)志位定時(shí)器沒(méi)有準(zhǔn)備好使用外部時(shí)鐘源定時(shí)器準(zhǔn)備使用外部時(shí)鐘源13ERRTIM01定時(shí)器錯(cuò)誤標(biāo)志，正常出錯(cuò)12-11FUNC

定時(shí)器工作模式選擇位10TLB01定時(shí)器裝載位，TIM，PSC不重新裝載將PRD、TDDR分別拷貝到TIM、PSC中2023年3月3日TMS320C55xDSP原理及應(yīng)用27第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試定時(shí)器控制寄存器TCR（續(xù)）9SOFT在調(diào)試時(shí)遇到斷點(diǎn)定時(shí)器的處理方法8FREE7-6PWID00011011定時(shí)器輸出脈沖的寬度1個(gè)CPU時(shí)鐘周期2個(gè)CPU時(shí)鐘周期4個(gè)CPU時(shí)鐘周期8個(gè)CPU時(shí)鐘周期5ARB

自動(dòng)重裝控制位4TSS01定時(shí)器停止?fàn)顟B(tài)位，啟動(dòng)；停止3C/P01定時(shí)器輸出時(shí)鐘/脈沖選擇，輸出脈沖；輸出時(shí)鐘2023年3月3日TMS320C55xDSP原理及應(yīng)用28第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2POLAR01時(shí)鐘輸出極性位，正極性；負(fù)極性1DATOUT01當(dāng)TIN/TOUT作為通用輸出引腳，該位控制引腳上的電平，低電平；高電平0Reserved0保留定時(shí)器控制寄存器TCR（續(xù)）2023年3月3日TMS320C55xDSP原理及應(yīng)用29第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.3.3使用方法在定時(shí)器的工作過(guò)程中，要注意以下因素對(duì)定時(shí)器的影響。

1．初始化定時(shí)器通用定時(shí)器的初始化過(guò)程如下：（1）停止計(jì)時(shí)（TSS=1），定時(shí)器裝載使能（TLB=1），可將周期寄存器（PRD，TDDR）的內(nèi)容拷貝到計(jì)數(shù)寄存器（TIM，PSC）；（2）將預(yù)定標(biāo)計(jì)數(shù)周期數(shù)寫(xiě)入TDDR；（3）將主計(jì)數(shù)器周期數(shù)裝入PRD；（4）關(guān)閉定時(shí)器裝載（TLB=0），啟動(dòng)計(jì)時(shí)（TSS=0）。2023年3月3日TMS320C55xDSP原理及應(yīng)用30第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2．停止/啟動(dòng)定時(shí)器利用時(shí)鐘控制寄存器中的TSS位可以停止或啟動(dòng)定時(shí)器。TSS=1，停止計(jì)時(shí)TSS=0，啟動(dòng)計(jì)時(shí)3．DSP復(fù)位DSP復(fù)位后定時(shí)器的寄存器將按照如下規(guī)則復(fù)位：停止定時(shí)（TSS=1）；預(yù)定標(biāo)計(jì)數(shù)器值為0；主計(jì)數(shù)器值為FFFFh；定時(shí)器不進(jìn)行自動(dòng)重裝（ARB=0）；idle指令不能使定時(shí)器進(jìn)入省電模式；仿真時(shí)遇到軟件斷點(diǎn)定時(shí)器立即停止工作；TIN/TOUT為高阻態(tài)，時(shí)鐘源是內(nèi)部時(shí)鐘（FUNC=00b）。2023年3月3日TMS320C55xDSP原理及應(yīng)用31第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.3.4通用定時(shí)器的應(yīng)用如果使用芯片支持庫(kù)函數(shù)對(duì)通用定時(shí)器進(jìn)行編程，則必須包含頭文件csl_timer.h。首先定義通用定時(shí)器句柄和配置結(jié)構(gòu)：TIMER_HandlehTimer;TIMER_ConfigConfig_TIMER={ 0X0310, /*;載入TCR0t: ;IDLE_EN=0(不允許空閑狀態(tài)) ;FUNC=00b(引腳為高阻態(tài)) ;TLB=0(TLB被清除) ;FREE=1(遇到斷點(diǎn)時(shí)時(shí)鐘不停止) ;PWID=00b(脈沖延遲一個(gè)CPU時(shí)鐘周期) ;ARB=1(當(dāng)TIM計(jì)數(shù)到0時(shí)重新載入TIM和 ;PSC)

2023年3月3日TMS320C55xDSP原理及應(yīng)用32第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

;TSS=1(停止計(jì)數(shù)器) ;C/P=0(引腳輸出為脈沖模式) ;POLAR=0(引腳信號(hào)開(kāi)始為

低) ;其他為0 */

0X197, /* prd=407 */ 0X0007 /*prsc=7TDDR=7 */ //;計(jì)數(shù)器每3264(408*8)個(gè)時(shí)鐘周期輸出: };2023年3月3日TMS320C55xDSP原理及應(yīng)用33第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

接下來(lái)打開(kāi)句柄：

hTimer=TIMER_open(TIMER_DEV0,0);//設(shè)置計(jì)數(shù)器0，中斷20K/s

調(diào)用定時(shí)器配置函數(shù)對(duì)計(jì)數(shù)器初始化： TIMER_config(hTimer,&Config_TIMER);調(diào)用定時(shí)器開(kāi)始函數(shù)使定時(shí)器開(kāi)始工作：

TIMER_start(hTimer);

如果在程序中需要暫時(shí)停止定時(shí)器計(jì)數(shù)可以調(diào)用定時(shí)器停止函數(shù)：

TIMER_stop(hTimer);

當(dāng)使能定時(shí)器中斷時(shí)，則當(dāng)定時(shí)中斷發(fā)生時(shí)將運(yùn)行定時(shí)中斷服務(wù)程序：

interruptvoidTimer0_Isr() { ……}2023年3月3日TMS320C55xDSP原理及應(yīng)用34第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.3.4通用定時(shí)器的調(diào)試

通用定時(shí)器可以產(chǎn)生定時(shí)中斷，或者作為DMA同步事件來(lái)同步DMA傳送，如果將通用定時(shí)器的輸出從通用定時(shí)器引腳引出，也可以為系統(tǒng)的其他部分提供定時(shí)。

通用定時(shí)器的調(diào)試步驟如下：設(shè)定通用定時(shí)器的時(shí)鐘源，通用定時(shí)器的時(shí)鐘源可以是CPU時(shí)鐘，也可由外部信號(hào)提供，如果選擇外部時(shí)鐘，則需要將這個(gè)信號(hào)從TIN/TOUT引腳引入，應(yīng)當(dāng)注意此時(shí)TIN/TOUT引腳將不能夠作為定時(shí)器輸出使用；正確設(shè)置定時(shí)器寄存器值，使定時(shí)器開(kāi)始工作；在定時(shí)器中斷服務(wù)程序中設(shè)置斷點(diǎn)，看能否進(jìn)入定時(shí)中斷，如果定時(shí)器的時(shí)鐘源是CPU時(shí)鐘，這時(shí)也可以將定時(shí)器信號(hào)從TIN/TOUT引腳輸出，通過(guò)示波器檢測(cè)定時(shí)器輸出是否正常。2023年3月3日TMS320C55xDSP原理及應(yīng)用35第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.4.1功能與作用

如果比較一下C54x和C55X的外部總線接口可以發(fā)現(xiàn)有很大的不同，C54x的外部總線接口分為三個(gè)空間——程序、數(shù)據(jù)和I/O空間，這三個(gè)空間共用地址和數(shù)據(jù)總線以及部分控制信號(hào)線，而通過(guò)選通信號(hào)區(qū)分不同的空間。

C54x的外部總線存在一些缺點(diǎn)，那就是在連結(jié)外部存儲(chǔ)器時(shí)無(wú)法做到無(wú)縫連接，往往需要添加額外的地址譯碼邏輯電路，這個(gè)缺點(diǎn)在C55x系列處理器中已經(jīng)得到了改善，那么C55x處理器是如何做到與外部存儲(chǔ)器無(wú)縫連接的呢？這從外部存儲(chǔ)器接口的結(jié)構(gòu)框圖中就可以看出來(lái)。5.4外部存儲(chǔ)器接口（EMIF）2023年3月3日TMS320C55xDSP原理及應(yīng)用36第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試可以看到在C54x中的空間選通信號(hào)已經(jīng)被片選信號(hào)所取代，而每個(gè)片選信號(hào)分別占用不同的地址空間，這樣就不需要外部的譯碼電路從而實(shí)現(xiàn)了與外部設(shè)備的無(wú)縫連接。

同C54x外部總線接口相比，C55x的外部存儲(chǔ)器接口除了對(duì)異步存儲(chǔ)器的支持以外，還提供了對(duì)同步突發(fā)靜態(tài)存儲(chǔ)器（SBSRAM）和同步動(dòng)態(tài)存儲(chǔ)器（SDRAM）的支持。

異步存儲(chǔ)器可以是靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）、只讀存儲(chǔ)器（ROM）和閃存存儲(chǔ)器（FlashROM）等存儲(chǔ)器，在實(shí)際使用中還可以用異步接口連接并行A/D采樣器件、并行顯示接口等外圍設(shè)備，但使用這些非標(biāo)準(zhǔn)設(shè)備時(shí)需要增加一些外部邏輯來(lái)保證設(shè)備的正常使用。2023年3月3日TMS320C55xDSP原理及應(yīng)用37第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試32位外部存儲(chǔ)器接口EMIF

DMA控制器外設(shè)總線控制器CPU數(shù)據(jù)總線CPU程序總線D[31:0]A[21:0]CE[3:0]BE[3:0]外部存儲(chǔ)器共享AOEAWEARE異步存儲(chǔ)器SSADSSSOESSWE同步突發(fā)存儲(chǔ)器HOLDHOLDA總線保持信號(hào)SDRASSDCASSDWE同步動(dòng)態(tài)

存儲(chǔ)器SDA10CLKMEM同步存儲(chǔ)器時(shí)鐘2023年3月3日TMS320C55xDSP原理及應(yīng)用38第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

在使用外部存儲(chǔ)器接口時(shí)應(yīng)區(qū)分字尋址和字節(jié)尋址之間的區(qū)別，當(dāng)TMS320C55x訪問(wèn)數(shù)據(jù)時(shí)，CPU用23位地址訪問(wèn)16位字，該方式下數(shù)據(jù)空間被分成128頁(yè)，每頁(yè)字長(zhǎng)64K。CPU訪問(wèn)程序代碼時(shí)，用24位地址訪問(wèn)8位字節(jié)，DMA控制器訪問(wèn)存儲(chǔ)器時(shí)也采用字節(jié)尋址方式。2023年3月3日TMS320C55xDSP原理及應(yīng)用39第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試數(shù)據(jù)頁(yè)字尋址方式地址范圍（16進(jìn)制）外部存儲(chǔ)器字節(jié)尋址方式地址范圍（16進(jìn)制）第2頁(yè)后64K字節(jié)3-31028000-1FFFFFCE0空間（4M-320K）字節(jié)050000-3FFFFF32-63200000-3FFFFFCE1空間4M字節(jié)400000-7FFFFF64-95400000-5FFFFFCE2空間4M字節(jié)800000-BFFFFF96-127600000-7FFFFF當(dāng)MP/MC=0CE3空間長(zhǎng)度為（4M-32K）字節(jié)剩余地址空間被片上ROM占用當(dāng)MP/MC=1CE3空間長(zhǎng)度為4M字節(jié)C00000-FFFFFF2023年3月3日TMS320C55xDSP原理及應(yīng)用40注：MP/MC為狀態(tài)寄存器ST3_55的第6位TMS320VC5509APGE存貯器映射2023年3月3日TMS320C55xDSP原理及應(yīng)用412023年3月3日TMS320C55xDSP原理及應(yīng)用42第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.4.2外部存儲(chǔ)器接口硬件連接與配置

外部存儲(chǔ)器接口所支持的異步存儲(chǔ)器接口、同步突發(fā)靜態(tài)存儲(chǔ)器接口和同步動(dòng)態(tài)存儲(chǔ)器接口都支持程序代碼訪問(wèn)以及32位寬、16位寬和8位寬數(shù)據(jù)訪問(wèn)。外部存儲(chǔ)器的4個(gè)片選空間都可以單獨(dú)進(jìn)行設(shè)置，設(shè)置的內(nèi)容包括存儲(chǔ)器類型、存儲(chǔ)器寬度、讀寫(xiě)時(shí)間參數(shù)等內(nèi)容。本節(jié)將分別給出不同接口的硬件連接以及參數(shù)的設(shè)置。

1．異步存儲(chǔ)器接口

異步存儲(chǔ)器的類型多種多樣，它們既包括靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)、閃存存儲(chǔ)器(FLASH)、只讀存儲(chǔ)器(ROM)等，又有先入先出存儲(chǔ)器(FIFO)、雙端口存儲(chǔ)器(DPSRAM)等，這些存儲(chǔ)器有著不同的特點(diǎn)，可以根據(jù)需要靈活選用。2023年3月3日TMS320C55xDSP原理及應(yīng)用43第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試D[7:0]A[21:0]CE3AOEAWEC55x處理器DQ[7:0]BYTE#A[20:-1]CE#RESET#OE#WE#WP#/ACCAM29LV320DGND系統(tǒng)復(fù)位3.3V

AM29LV320D是一種大容量的閃存存儲(chǔ)器（FLASHROM），存儲(chǔ)容量可以達(dá)到2M字/4M字節(jié)，數(shù)據(jù)總線寬度可以是8位或16位，下面給出AM29LV320D與DSP的連接關(guān)系示意圖。2023年3月3日TMS320C55xDSP原理及應(yīng)用44第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試AM29LV320D2023年3月3日TMS320C55xDSP原理及應(yīng)用45第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試AM29LV320D支持字或字節(jié)訪問(wèn)2023年3月3日TMS320C55xDSP原理及應(yīng)用46第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

從圖中可以看到C55x處理器與AM29LV320D的連接用了8位方式，在這種連接方式下AM29LV320D的BYTE#信號(hào)接地，DQ15/A-1引腳應(yīng)當(dāng)作為地址線A-1來(lái)使用，處理器的地址總線A[21:0]接到AM29LV320D的A[20:-1]，(如果用16位方式，D[15:0]DQ15/A-1

&DQ[14:0]；A[21:1]A[20:0])AM29LV320D的RESET#接到系統(tǒng)復(fù)位信號(hào)，寫(xiě)保護(hù)/快速編程WP#/ACC引腳接高電平。AM29LV320D的讀寫(xiě)時(shí)序，如圖5-5和圖5-6所示。從時(shí)序圖中可以看到該芯片的一個(gè)讀寫(xiě)周期最短為90ns或120ns，而數(shù)字信號(hào)處理器的CLKOUT時(shí)鐘是DSP主時(shí)鐘的1/1、1/2、1/3、1/4、1/5、1/6、1/7或1/8，如果DSP運(yùn)行在200MHz，則DSP一個(gè)時(shí)鐘周期為5ns，如果不能讓DSP的讀寫(xiě)時(shí)序同AM29LV320D的讀寫(xiě)時(shí)序相匹配，就無(wú)法實(shí)現(xiàn)正確的讀寫(xiě)。調(diào)整DSP的讀寫(xiě)時(shí)序有兩種方法，一種是將AM29LV320D的RY/BY信號(hào)接到DSP的ARDY信號(hào)上，通過(guò)硬件等待信號(hào)實(shí)現(xiàn)二者讀寫(xiě)時(shí)序的同步，另外一種方法是通過(guò)軟件設(shè)置外部存儲(chǔ)器接口寄存器實(shí)現(xiàn)正確讀寫(xiě)。方法1使用簡(jiǎn)單，但靈活性不強(qiáng)，如果DSP通過(guò)外部存儲(chǔ)器接口連接多個(gè)芯片，這種方法就不能使用，軟件設(shè)置的方法靈活、方便，推薦使用該種方法設(shè)置外部存儲(chǔ)器接口的讀寫(xiě)時(shí)序。2023年3月3日TMS320C55xDSP原理及應(yīng)用47第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

BYTE#從字切換到字節(jié)模式數(shù)據(jù)輸出（DQ0-DQ14）數(shù)據(jù)輸出（DQ0-DQ7）DQ15輸出地址輸出BYTE#從字節(jié)切換到字?jǐn)?shù)據(jù)輸出（DQ0-DQ7）數(shù)據(jù)輸出（DQ0-DQ14）地址輸出DQ15輸出AM29LV320D讀時(shí)序

2023年3月3日TMS320C55xDSP原理及應(yīng)用48第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試AM29LV320D寫(xiě)時(shí)序

2023年3月3日TMS320C55xDSP原理及應(yīng)用49第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試將AM29LV320D的RY/BY信號(hào)接到DSP的ARDY信號(hào)上，通過(guò)硬件等待信號(hào)實(shí)現(xiàn)二者讀寫(xiě)時(shí)序的同步2023年3月3日TMS320C55xDSP原理及應(yīng)用50第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用51第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試當(dāng)CLKOUT為4分頻時(shí)，設(shè)置建立時(shí)間為1個(gè)時(shí)鐘周期，選通時(shí)間為4個(gè)時(shí)鐘周期，保持時(shí)間為2個(gè)時(shí)鐘周期就可以正確讀取AM29LV320D存儲(chǔ)器。2023年3月3日TMS320C55xDSP原理及應(yīng)用52第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試D[15:0]A[15:1]CExAOEAWEC55x處理器LD[15:0]RD[15:0]LA[14:0]RA[14:0]CE0L#CE0R#CE1LCE1ROEL#OER#R/W#LR/W#RTMS320VC55x同IDT70V27雙端口存儲(chǔ)器的連接

上拉2023年3月3日TMS320C55xDSP原理及應(yīng)用53第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

C55x的外部存儲(chǔ)器接口同IDT70V27的L端口數(shù)據(jù)、地址和讀寫(xiě)控制信號(hào)相連接，而IDT70V27的R端口可以同其他處理器相連接，從而實(shí)現(xiàn)二者相互通信。應(yīng)當(dāng)注意圖中C55x使用了地址線的第1到第15位，這是因?yàn)橥獠看鎯?chǔ)器接口采用了16位數(shù)據(jù)總線的連結(jié)方式，這時(shí)地址線A0將不起作用，而只需使用A21~A1地址線。如果讀寫(xiě)數(shù)據(jù)線為32位，則所用的地址線為A21~A2。

外部存儲(chǔ)器接口為每個(gè)片選空間都提供了獨(dú)立的片選控制寄存器，通過(guò)這些寄存器可以設(shè)置寄存器類型，讀/寫(xiě)時(shí)序以及超時(shí)時(shí)鐘周期數(shù)，具體可參見(jiàn)下表。

2023年3月3日TMS320C55xDSP原理及應(yīng)用54第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試片選控制寄存器1（CEx_1）(除MTYPE字段，其它字段只用于異步存儲(chǔ)器)位字段數(shù)值說(shuō)明15~13Reserved保留14~12MTYPE000b001b010b011b100b101b~111b存儲(chǔ)器類型8位寬異步存儲(chǔ)器16位寬異步存儲(chǔ)器32位寬異步存儲(chǔ)器同步動(dòng)態(tài)存儲(chǔ)器(SDRAM)同步靜態(tài)突發(fā)存儲(chǔ)器(SBSRAM)保留11~8READSETUP1~15讀建立時(shí)間7~2READSTROBE1~63讀選通時(shí)間1~0READHOLD0~3讀保持時(shí)間2023年3月3日TMS320C55xDSP原理及應(yīng)用55第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試片選控制寄存器2（CEx_2）位字段數(shù)值說(shuō)明15~14EXTENEDHOLDREAD0~3讀延長(zhǎng)保持時(shí)間13~12EXTENEDHOLDWRITE0~3寫(xiě)延長(zhǎng)保持時(shí)間11~8WRITESETUP1~15寫(xiě)建立時(shí)間7~2WRITESTROBE1~63寫(xiě)選通時(shí)間1~0WRITEHOLD0~3寫(xiě)保持時(shí)間2023年3月3日TMS320C55xDSP原理及應(yīng)用56第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試片選控制寄存器3（CEx_3）位字段數(shù)值說(shuō)明15~8Reserved保留7~0TIMEOUT01≤N≤255超時(shí)字段（同步存儲(chǔ)器超時(shí)字段無(wú)效）超時(shí)功能被禁止當(dāng)ARDY信號(hào)為低超過(guò)N個(gè)時(shí)鐘周期，則發(fā)生超時(shí)錯(cuò)誤2023年3月3日TMS320C55xDSP原理及應(yīng)用57第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2．同步突發(fā)靜態(tài)存儲(chǔ)器(SBSRAM)(略)

同步突發(fā)靜態(tài)存儲(chǔ)器是一種高密度、高速的存儲(chǔ)器，同同步動(dòng)態(tài)存儲(chǔ)器相比，同步靜態(tài)存儲(chǔ)器不需要刷新，訪問(wèn)更加方便、快捷。TMS320C55x外部存儲(chǔ)器接口支持32位寬無(wú)校驗(yàn)同步突發(fā)管道型靜態(tài)存儲(chǔ)器，同步突發(fā)靜態(tài)存儲(chǔ)器的工作頻率與CPU時(shí)鐘同頻或CPU時(shí)鐘頻率的1/2。

同步突發(fā)靜態(tài)存儲(chǔ)器所使用的信號(hào)包括數(shù)據(jù)總線D[0..31]、地址總線A[21..0]、片選信號(hào)CE0-CE3、字節(jié)使能信號(hào)BE0-BE3，此外還有SBSRAM地址選通信號(hào)SSADS、輸出使能信號(hào)SSOE、寫(xiě)使能信號(hào)SSWE和存儲(chǔ)器接口時(shí)鐘CLKMEM。

2023年3月3日TMS320C55xDSP原理及應(yīng)用58第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

接下來(lái)給出C55x外部存儲(chǔ)器接口同32位無(wú)校驗(yàn)管道型SBSRAM的連接圖。圖中SBSRAM占用CE0空間，SBSRAM的MODE信號(hào)接到低電平使SBSRAM工作在線性突發(fā)模式，其他未用的SBSRAM信號(hào)如ZZ、ADV、ADSP和GW信號(hào)都接成非活動(dòng)狀態(tài)。2023年3月3日TMS320C55xDSP原理及應(yīng)用59第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試如果所用的SBSRAM是有校驗(yàn)型存儲(chǔ)器，連接時(shí)則應(yīng)注意SBSRAM的校驗(yàn)信號(hào)DQP[d:a]應(yīng)當(dāng)接地以減少功率消耗。2023年3月3日TMS320C55xDSP原理及應(yīng)用60第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

如果要使用SBSRAM的電源關(guān)閉模式，可以將SBSRAM的ZZ引腳同C55x的通用輸入輸出引腳相連接，通過(guò)通用輸入輸出引腳控制SBSRAM是否進(jìn)入電源關(guān)閉模式。

控制SBSRAM接口的寄存器包括EMIF全局控制寄存器和片選控制寄存器CEx_1，接下來(lái)給出SBSRAM所需設(shè)置字段表，讀者可以根據(jù)該表進(jìn)行設(shè)置。2023年3月3日TMS320C55xDSP原理及應(yīng)用61第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試EBSR寄存器2023年3月3日TMS320C55xDSP原理及應(yīng)用62第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試EGCR寄存器2023年3月3日TMS320C55xDSP原理及應(yīng)用63第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用64第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試2023年3月3日TMS320C55xDSP原理及應(yīng)用65第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試SBSRAM需要設(shè)置字段

所在寄存器位字段名稱數(shù)值說(shuō)明片選控制寄存器14~12MTYPE100b32位寬SBSRAM全局控制寄存器11~9MEMFREQ000b001bCLKMEM頻率CLKOUT頻率CLKOUT頻率除2全局控制寄存器7WPE01后寫(xiě)使能禁止后寫(xiě)后寫(xiě)使能全局控制寄存器5MEMCEN01存儲(chǔ)器時(shí)鐘使能CLKMEM保持高電平CLKMEM輸出使能全局控制寄存器0NOHOLD01外部保持控制允許外部保持禁止外部保持2023年3月3日TMS320C55xDSP原理及應(yīng)用66第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試3．同步突發(fā)動(dòng)態(tài)存儲(chǔ)器(SDRAM)

TMS320C55x外部存儲(chǔ)器接口支持16位、32位寬，64M位和128M位SDRAM，SDRAM可以工作在C55x頻率的1/2或1/1。2023年3月3日TMS320C55xDSP原理及應(yīng)用67第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試C55x與一片64M位（16位寬）SDRAM的連接

2023年3月3日TMS320C55xDSP原理及應(yīng)用68第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

SDRAM接口專用信號(hào)包括SDRAM行選通信號(hào)SDRAS、列選通信號(hào)SDCAS和寫(xiě)使能信號(hào)SDWE，SDA10信號(hào)在ACTV命令時(shí)作為行地址信號(hào)，在讀寫(xiě)操作時(shí)作為預(yù)加電使能信號(hào)，在DCAB命令下為高，保持模式下為高阻態(tài)。

CKE接高電平表示Auto-refresh

SDRAM操作時(shí)需要一系列命令來(lái)支持其運(yùn)行，上列SDRAS、SDCAS、SDWE、SDA10四個(gè)信號(hào)組合成不同命令。下面給出命令列表

。2023年3月3日TMS320C55xDSP原理及應(yīng)用69第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試命令說(shuō)明DCAB(PALL)關(guān)閉所有存儲(chǔ)塊(Banks)ACTV(ACT)打開(kāi)所選擇Bank和所選擇行READ(READ)輸入起始列地址開(kāi)始讀操作WRT(WRIT)輸入起始列地址開(kāi)始寫(xiě)操作MRS(MRS)配置SDRAM中的模式寄存器REFR(REF)自動(dòng)循環(huán)刷新地址NOP(NOP)不進(jìn)行操作C55xEMIF接口SDRAM命令2023年3月3日TMS320C55xDSP原理及應(yīng)用702023年3月3日TMS320C55xDSP原理及應(yīng)用712023年3月3日TMS320C55xDSP原理及應(yīng)用722023年3月3日TMS320C55xDSP原理及應(yīng)用732023年3月3日TMS320C55xDSP原理及應(yīng)用74第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試SDRAM容量及排列方式使用芯片數(shù)量配置位占用CE空間數(shù)Banks及行地址列地址SDACCSDSIZESDWIDSDRAMEMIFSDRAMEMIF64M位4Mx16位10002BA[1:0]和[11:0]A[14:12]、SDA10和A[10:1]A[7:0]A[8:1]64M位4Mx16位2

1004BA[1:0]和[11:0]A[15:13]、SDA10和A[11:2]A[7:0]A[9:2]64M位2Mx32位1

1012BA[1:0和[10:0]A[14:13]、SDA10和A[11:2]A[7:0]A[9:2]64M位2Mx32位2

1014BA[1:0和[10:0]A[14:13]、SDA10和A[11:2]A[7:0]A[9:2]128M位8Mx16位1

0104BA[1:0]和[11:0]A[14:12]、SDA10和A[10:1]A[8:0]A[9:1]128M位4Mx32位1

1114BA[1:0]和[11:0]A[15:13]、SDA10和A[11:2]A[7:0]A[9:2]SDRAM的引腳映射和寄存器配置表2023年3月3日TMS320C55xDSP原理及應(yīng)用75第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試在進(jìn)行SDRAM操作時(shí)需要修改EMIF全局控制寄存器和片選控制寄存器1，接下來(lái)給出SDRAM所需設(shè)置字段表。所在寄存器位字段名稱數(shù)值說(shuō)明全局控制寄存器11~9MEMFREQ000b001bCLKMEM頻率CLKOUT頻率CLKOUT頻率除2全局控制寄存器7WPE01后寫(xiě)使能禁止后寫(xiě)后寫(xiě)使能全局控制寄存器5MEMCEN01存儲(chǔ)器時(shí)鐘使能CLKMEM保持高電平CLKMEM輸出使能全局控制寄存器0NOHOLD01外部保持控制允許外部保持禁止外部保持片選控制寄存器114~12MTYPE011b32位寬或16位寬SDRAM2023年3月3日TMS320C55xDSP原理及應(yīng)用76第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試除了設(shè)置以上寄存器以外還需要設(shè)置SDRAM控制寄存器

。2023年3月3日TMS320C55xDSP原理及應(yīng)用77第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試除了設(shè)置以上寄存器以外還需要設(shè)置SDRAM控制寄存器

。SDRAM控制寄存器1位字段初始值說(shuō)明15~11TRC1111b從刷新命令REFR到REFR/MRS/ACTV命令間隔CLKMEM周期數(shù)10SDSIZE0SDRAM寬度0：16位寬1：32位寬9SDWID0SDRAM容量0：64M位1：128M位8RFEN1刷新使能0：禁止刷新1：允許刷新7~4TRCD0100從ACTV命令到READ/WRITE命令CLKMEM周期數(shù)3~0TRP100從DCAB命令到REFR/ACTV/MRS命令CLKMEM周期數(shù)2023年3月3日TMS320C55xDSP原理及應(yīng)用78第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試SDRAM控制寄存器2位字段初始值說(shuō)明10SDACC00:SDRAM數(shù)據(jù)總線接口為16位寬1:SDRAM數(shù)據(jù)總線接口為32位寬9~8TMRD11bACTV/DCAB/REFR延遲CLKMEM周期數(shù)7~4TRAS1111bSDRAS信號(hào)有效時(shí)持續(xù)CLKMEM周期數(shù)3~0TACTV2ACTV1111bSDRAS到SDRASBANK有效延遲CLKMEM周期數(shù)2023年3月3日TMS320C55xDSP原理及應(yīng)用79第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

SDRAM周期寄存器和計(jì)數(shù)寄存器用來(lái)設(shè)置SDRAM的刷新周期，其中周期寄存器存放刷新所需CLKMEM時(shí)鐘周期數(shù)，計(jì)數(shù)寄存器存放刷新計(jì)數(shù)器當(dāng)前計(jì)數(shù)值。接下來(lái)分別給出不同寬度、不同容量SDRAM的連接關(guān)系圖。

2023年3月3日TMS320C55xDSP原理及應(yīng)用80第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

圖中一片SDRAM的容量為64M位，而一個(gè)片選空間只有32M位，則需要占用2個(gè)連續(xù)的片選空間。但在連接片選信號(hào)時(shí)只需要連接第一個(gè)CEn信號(hào)即可，例在本例中只需要連接CE0信號(hào)，而CE1信號(hào)不需要連接。其他沒(méi)有用到的CEn信號(hào)（如CE2、CE3）可以供其他存儲(chǔ)器件使用。2023年3月3日TMS320C55xDSP原理及應(yīng)用81第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試C55x與一片64M位（32位寬）SDRAM的連接接2023年3月3日TMS320C55xDSP原理及應(yīng)用82第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試64M位（x32）SDRAM也占用了2個(gè)片選空間，所以只要連接CE0信號(hào)即可。C55x與一片64M位（16位寬）SDRAM的連接

2023年3月3日TMS320C55xDSP原理及應(yīng)用83第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試128MSDRAM將占用所有片選空間，而片選信號(hào)只需連接CE0信號(hào)即可，但應(yīng)注意CE1~CE3信號(hào)不能被其他的存儲(chǔ)器所使用。

C55x與一片128M位（32位寬）SDRAM的連接

2023年3月3日TMS320C55xDSP原理及應(yīng)用84第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.4.3外部寄存器接口的軟件設(shè)置

應(yīng)用芯片支持庫(kù)函數(shù)對(duì)外部寄存器接口進(jìn)行設(shè)置首先要在頭文件中包含csl_emif.h，接下來(lái)聲明EMIF配置結(jié)構(gòu)：EMIF_ConfigConfig_EMIF={ 0x0281,/*EMIF全局控制寄存器*/ /*CLKMEM=OFF */ /*HOLD_disabled */ 0xFFFF,/*EMIF初始化寄存器*/ 0x100c,/*ce01*/ /*MTYPE=001B16位異步存儲(chǔ)器

READSTART=0000b讀建立周期為0 READSTROBE=000011b讀選通周期為3 READHOLD=01b讀保持周期為1 */2023年3月3日TMS320C55xDSP原理及應(yīng)用85第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試 0x0FFF,/*ce02*/ /*READEXTHOLD=00b WRITEEXTHOLD=00b WRITESETUP=1111b寫(xiě)建立周期為=15 WRITESTROBE=111111b寫(xiě)選通周期為=63 WRITEHOLD=11b寫(xiě)保持周期為=3 */ 0x00FF,/*ce03*/ /*TIMEOUT=0XFF,timeout=255*/ 0x013E,/*ce11*/ /*MTYPE=000B8位異步存儲(chǔ)器

READSTART=0001b讀建立周期為1 READSTROBE=001111b讀選通周期為15 READHOLD=10b讀保持周期為2 */

2023年3月3日TMS320C55xDSP原理及應(yīng)用86第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試 0x0FFF,/*ce12*/ /*READEXTHOLD=00b WRITEEXTHOLD=00b WRITESETUP=1111b寫(xiě)建立周期為15 WRITESTROBE=111111b寫(xiě)選通周期為63 WRITEHOLD=11b寫(xiě)保持周期為3 */ 0x00FF,/*ce13*/ 0x1105,/*ce21*/ /*MTYPE=001B16位異步存儲(chǔ)器

READSTART=0001b讀建立周期為1 READSTROBE=000001b讀選通周期為1 READHOLD=01b讀保持周期為1 */ 0x0105,/*ce22*/ /*READEXTHOLD=00b WRITEEXTHOLD=00b WRITESETUP=0001b寫(xiě)建立周期為1

2023年3月3日TMS320C55xDSP原理及應(yīng)用87第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試 WRITESTROBE=000001b寫(xiě)選通周期為1 WRITEHOLD=01b寫(xiě)保持周期為3 0x00FF,/*ce23*/ 0x110D,/*ce31*/ /*MTYPE=001B16位異步存儲(chǔ)器

READSTART=0001b讀建立周期為1 READSTROBE=000011b讀選通周期為3 READHOLD=01b讀保持周期為1 */ 0x010D,/*ce32*/ /*READEXTHOLD=00b WRITEEXTHOLD=00b WRITESETUP=0001b寫(xiě)建立周期為1 WRITESTROBE=000011b寫(xiě)選通周期為3 WRITEHOLD=01b寫(xiě)保持周期為1 */ 2023年3月3日TMS320C55xDSP原理及應(yīng)用88第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試 0x00FF,/*ce33*/ 0x07FF,/*sdc1*/ 0x0FFF,/*sdper*/ 0x07FF,/*init*/ 0x03FF/*sdc2*/ /*沒(méi)有SDRAM*/ };接下來(lái)調(diào)用EMIF配置函數(shù)完成配置過(guò)程：

EMIF_config(&Config_EMIF);

2023年3月3日TMS320C55xDSP原理及應(yīng)用89第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試實(shí)驗(yàn)箱DSP系統(tǒng)的存儲(chǔ)配置2023年3月3日TMS320C55xDSP原理及應(yīng)用90第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試實(shí)驗(yàn)箱DSP系統(tǒng)的存儲(chǔ)配置2023年3月3日TMS320C55xDSP原理及應(yīng)用91第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試實(shí)驗(yàn)箱DSP系統(tǒng)的存儲(chǔ)配置2023年3月3日TMS320C55xDSP原理及應(yīng)用92第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試主機(jī)接口可以讓外部的主處理器直接訪問(wèn)C55x數(shù)字信號(hào)處理器內(nèi)存映射中的部分內(nèi)存，而無(wú)需DSP干預(yù)。通過(guò)主機(jī)接口還可以完成DSP的程序引導(dǎo)，DSP向主機(jī)發(fā)出中斷信號(hào)要求主機(jī)響應(yīng)中斷等功能。EHPI的連接方式有兩種——非復(fù)用方式和復(fù)用方式。本節(jié)將重點(diǎn)講述兩種連接方式的異同之處，并給出具體實(shí)例。5.5主機(jī)接口（EHPI）2023年3月3日TMS320C55xDSP原理及應(yīng)用93第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試EHPI接口信號(hào)簡(jiǎn)介信號(hào)名稱類型說(shuō)明HD[15:0]輸入/輸出/高阻主機(jī)數(shù)據(jù)總線在非復(fù)用模式下，只傳輸數(shù)據(jù)信號(hào)；復(fù)用模式下傳輸數(shù)據(jù)和地址信號(hào)HA[19:0]輸入主機(jī)地址總線復(fù)用模式下傳輸主機(jī)到HPI口的地址信號(hào)；復(fù)用模式下HA[1]變成HCNTL1，HA[2]變?yōu)镠AS_，其他引腳沒(méi)有使用HBE[1:0]輸入主機(jī)字節(jié)選擇信號(hào)，但在TMS320VC5510的2.0版本之后不再支持該信號(hào)HCS_輸入片選信號(hào)，低有效HR/W_輸入讀寫(xiě)信號(hào)2023年3月3日TMS320C55xDSP原理及應(yīng)用94第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試HDS1_,HDS2_輸入數(shù)據(jù)選通信號(hào)，HPI接口的數(shù)據(jù)選通信號(hào)是這兩個(gè)信號(hào)的同或結(jié)果。選通信號(hào)至少應(yīng)持續(xù)2個(gè)CPU周期，HDS1_和HDS2_信號(hào)的連接根據(jù)主機(jī)選通信號(hào)而對(duì)應(yīng)不同的接法。主機(jī)有獨(dú)立的讀寫(xiě)選通信號(hào)，并且低有效，則一個(gè)接HDS1_,另一個(gè)接HDS2_；主機(jī)只有一個(gè)低有效的選通信號(hào)，則這個(gè)信號(hào)接到HDS1_、HDS2_之一，而另一個(gè)引腳接高電平；主機(jī)有一個(gè)高有效地選通信號(hào)，則這個(gè)信號(hào)接HDS1_或HDS2_,另一個(gè)引腳接低電平HRDY輸出EHPI就緒信號(hào)。當(dāng)這個(gè)信號(hào)為低時(shí)，標(biāo)志EHPI接口忙，主機(jī)應(yīng)延長(zhǎng)傳輸周期，信號(hào)為高時(shí)，表示傳輸過(guò)程已經(jīng)結(jié)束，主機(jī)可以繼續(xù)下一次傳輸。當(dāng)HCS_信號(hào)為高時(shí)，HRDY信號(hào)總為高EHPI接口信號(hào)簡(jiǎn)介（續(xù)）2023年3月3日TMS320C55xDSP原理及應(yīng)用95第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試HCNTL0、HCNTL1輸入EHPI口控制信號(hào)非復(fù)用模式下HCNTLO為低時(shí)，EHPI接口將訪問(wèn)數(shù)據(jù)存儲(chǔ)器，為高時(shí)訪問(wèn)EHPI控制寄存器，HCNTL1被地址線占用；復(fù)用模式下，HCNTL1和HCNTL0信號(hào)用來(lái)選擇訪問(wèn)的寄存器類型HCNTL[1:0]寄存器訪問(wèn)類型00HPIC讀或?qū)?1HPID讀寫(xiě)，并且訪問(wèn)后地址自動(dòng)增加110HPIA讀寫(xiě)11HPID讀寫(xiě)，訪問(wèn)后地址不增加HAS_輸入地址選通信號(hào)，該信號(hào)只在復(fù)用模式下起作用，這個(gè)信號(hào)使得HCNTL[1:0]和HR/W_信號(hào)可以在訪問(wèn)結(jié)束之前就消失HMODE輸入EHPI模式選擇信號(hào)，當(dāng)為高時(shí)EHPI接口工作在非復(fù)用模式下，為低工作在復(fù)用模式下RST_MODE輸入復(fù)位模式信號(hào)，但該信號(hào)在高版本C55x處理器中已經(jīng)不再支持HINT_輸出DSP到主機(jī)中斷信號(hào)，該信號(hào)受狀態(tài)寄存器ST3_55中HINT位控制

EHPI接口信號(hào)簡(jiǎn)介（續(xù)）2023年3月3日TMS320C55xDSP原理及應(yīng)用96第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.5.1EHPI接口的非復(fù)用連接方式

非復(fù)用模式下，EHPI口地址和數(shù)據(jù)分別使用單獨(dú)的總線，接下來(lái)給出C55xDSP通過(guò)EHPI接口采用非復(fù)用方式訪問(wèn)另一個(gè)C55xDSP的信號(hào)連接圖。

圖中DSP1的通用IO信號(hào)IO7用來(lái)選通數(shù)據(jù)寄存器或者控制寄存器，圖中沒(méi)有標(biāo)出的EHPI口信號(hào)不連接即可。非復(fù)用連接方式下數(shù)據(jù)和地址分別使用不同的總線，地址信號(hào)不必再通過(guò)EHPI數(shù)據(jù)總線傳遞，訪問(wèn)更加方便、快捷。

2023年3月3日TMS320C55xDSP原理及應(yīng)用97第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試

EHPI口非復(fù)用模式下的連接關(guān)系圖DSP1DSP2D[15:0]A[20:1]CE0AWEAREARDYIO7INT0HD[15:0]HA[19:0]HCS_HR/W_HDS1_HDS2_HRDYHCNTL0HINT_HMODE高電平2023年3月3日TMS320C55xDSP原理及應(yīng)用98第5章TMS320C55x的片內(nèi)集成外設(shè)開(kāi)發(fā)及測(cè)試5.5.2EHPI接口的復(fù)用連接方式

EHPI口如果采用復(fù)用連接方式，地址和數(shù)據(jù)則都將通過(guò)數(shù)據(jù)總線傳遞，接下來(lái)給出PCI總線控制器PCI2040同C55xEHPI口的連接圖。

PCI2040是為C54x和C6000系列處理器通過(guò)HPI接口連接到PCI總線專門(mén)提供的，但由于C55x處理器的主機(jī)接口數(shù)據(jù)總線由C54x的8位變?yōu)?6位，因此C55x是模擬C6000的HPI接口同PCI2040相連接的，由于C6000的HRDY信號(hào)為低有效，而C55x的HRDY為高有效，因此C55x的HRDY信號(hào)必須通過(guò)一個(gè)非門(mén)連接到PCI2040上。PCI2040沒(méi)有HAS信號(hào)，故而C55x中的HAS_信號(hào)接到高電平。2023年3月3日TM