單片微機(jī)原理及應(yīng)用第6章單片機(jī)存儲器及系統(tǒng)擴(kuò)展技術(shù)課件

第6章

單片機(jī)存儲器及系統(tǒng)擴(kuò)展技術(shù)

6.1半導(dǎo)體存儲器的分類6.2隨機(jī)存取存儲器（RAM）6.3只讀存儲器（ROM）6.4CPU與存儲器的連接6.5MCS-51存儲器的擴(kuò)展6.1半導(dǎo)體存儲器的分類一、半導(dǎo)體存儲器的分類1、

只讀存儲器（ROM）（1）掩膜工藝ROM（2）可一次性編程ROM（PROM）（3）紫外線擦除可改寫ROM（EPROM）（4）電擦除可改寫ROM（EEPROM或E2PROM）（5）快擦寫ROM（flashROM）Intel公司的27系列產(chǎn)品：2716（2K）2732（4K）2764（8K）27128（16K）工作時(shí)，ROM中的信息只能讀出，要用特殊方式寫入(固化信息)，失電后可保持信息不丟失。1)掩膜ROM：不可改寫ROM由生產(chǎn)芯片的廠家固化信息。在最后一道工序用掩膜工藝寫入信息，用戶只可讀2)PROM：可編程ROM用戶可進(jìn)行一次編程。存儲單元電路由熔絲相連，當(dāng)加入寫脈沖，某些存儲單元熔絲熔斷，信息永久寫入，不可再次改寫。3)EPROM：可光擦除PROM用戶可以多次編程。編程加寫脈沖后，某些存儲單元的PN結(jié)表面形成浮動(dòng)?xùn)牛钃跬?，?shí)現(xiàn)信息寫入。用紫外線照射可驅(qū)散浮動(dòng)?xùn)牛行畔⑷坎脸?，便可再次改寫?）EEPROM：可電擦除PROM既可全片擦除也可字節(jié)擦除，可在線擦除信息，又能失電保存信息，具備RAM、ROM的優(yōu)點(diǎn)。但寫入時(shí)間較長。5）快擦寫ROM（flashROM）二、存儲器的主要性能指標(biāo)

1.

存貯容量2.

存取時(shí)間3.

可靠性4.

功耗存貯器芯片容量=存儲單元數(shù)X數(shù)據(jù)線位數(shù)如一片6116芯片有2K即2048個(gè)存儲單元，數(shù)據(jù)線位數(shù)為8則存貯器芯片容量是2048X8位。6.2隨機(jī)存取存儲器（RAM）一、靜態(tài)RAM的基本存取電路P107只有當(dāng)某基本存儲電路所在行、列對應(yīng)的Xi、Yi皆為1時(shí)，該基本存儲電路被選中，其輸出與數(shù)據(jù)線相通，實(shí)現(xiàn)對其進(jìn)行讀或?qū)懖僮?。二、靜態(tài)RAM芯片舉例1、6116芯片的結(jié)構(gòu)6264（8K）62256（32K）

常用靜態(tài)RAM芯片管腳配置6116芯片的工作方式CEOEWE狀態(tài)D7~D0未選中1XX高阻禁止011高阻讀出001數(shù)據(jù)讀出寫入010數(shù)據(jù)寫入6.3只讀存儲器（ROM）1、2716芯片的引腳圖和內(nèi)部結(jié)構(gòu)圖如P110所示該芯片的主要引腳為：

A10～A0

11根地址線，說明芯片的容量為211=2048=2K個(gè)單元。

D7～D0

8根數(shù)據(jù)線，編程時(shí)，為輸入線，用于寫入信息；使用時(shí)，為輸出線，用來輸出存儲的信息。CE/PGM：為片選/編程控制信號。運(yùn)行時(shí)，作片選輸入端；編程時(shí)，該端輸入編程正脈沖信號。

OE：讀信號，當(dāng)它為低電平時(shí)，允許輸出信號。（先燒芯片）

Vcc：工作電源,接+5V。

Vpp：編程電源。編程時(shí)，接+25V；運(yùn)行時(shí)，接+5V。2、2716芯片工作方式引腳方式VccVppCEOED0~D7讀+5V+5V低低輸出未選中+5V+5VX高高阻等待+5V+5V高X高阻編程+5V+25V正脈沖高輸入編程檢查+5V+25V低低輸出編程禁止+5V+25V低高高阻二、存儲器連接常用接口電路1、總線緩沖器緩沖器主要用于CPU總線的緩沖，以增加總線驅(qū)動(dòng)負(fù)載的能力。2、地址鎖存器常用的地址鎖存器有帶三態(tài)緩沖輸出的74LS373，如圖P115OE：為輸出使能端。低電平時(shí)，鎖存器輸出；高電平時(shí)，輸出呈高阻態(tài)。G：選通脈沖輸入端。選通脈沖有效時(shí)，數(shù)據(jù)輸入D0~D7被鎖存。3、地址譯碼器

常用的譯碼芯片有：74LS139（雙2－4譯碼器）和74LS138（3－8譯碼器）等。輸入輸出允許選擇G1G2CBAY0Y1Y2Y3Y4Y5Y6Y7

╳1

╳╳╳111111110╳

╳╳╳1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110圖（a）為MCS－51系列中8051和8751單片機(jī)的最小系統(tǒng)。圖（b）為由8031、8032單片機(jī)組成的最小系統(tǒng)。

為了使單片機(jī)能方便地與各種擴(kuò)展芯片連接，應(yīng)將單片機(jī)的外部連接變?yōu)橐话愕奈⑿蜋C(jī)三總線結(jié)構(gòu)形式。即地址總線、數(shù)據(jù)總線和控制總線。對MCS－51系列單片機(jī)，其三總線由下列通道口的引線組成：地址總線：由P2口提供高8位地址線（A8―A15），由P0口提供低8位地址線。由于P0口是地址、數(shù)據(jù)分時(shí)使用的通道口，所以為保存地址信息，需外加地址鎖存器鎖存低8位的地址信息。一般都用ALE正脈沖信號的下降沿控制鎖存時(shí)刻。

數(shù)據(jù)總線：由P0口提供。此口是雙向、輸入三態(tài)控制的通道口。

控制總線：擴(kuò)展系統(tǒng)時(shí)常用的控制信號為地址鎖存信號ALE，片外程序存儲器取指信號PSEN以及數(shù)據(jù)存儲器RAM和外設(shè)接口共用的讀寫控制信號OE、WE等。

圖為單片機(jī)擴(kuò)展成三總線的結(jié)構(gòu)圖。擴(kuò)展芯片與主機(jī)相連的方法同一般三總線結(jié)構(gòu)的微處理機(jī)完全一樣。圖為單片機(jī)的三總線結(jié)構(gòu)

訪問外部程序存儲器時(shí)序操作時(shí)序如圖所示，其操作過程如下。（1）在S1P2時(shí)刻產(chǎn)生ALE信號。（2）由P0、P2口送出16位地址，由于P0口送出的低8位地址只保持到S2P2，所以要利用ALE的下降沿信號將P0口送出的低8位地址信號鎖存到地址鎖存器中。而P2口送出的高8位地址在整個(gè)讀指令的過程中都有效，因此不需要對其進(jìn)行鎖存。從S2P2起，ALE信號失效。（3）從S3P1開始，對外部程序存儲器進(jìn)行讀操作，將選中的單元中的指令代碼從P0口讀入，S4P2時(shí)刻，失效。（4）從S6P1后開始第二次讀入，過程與第一次相似。圖為MCS-51系列單片機(jī)訪問外部程序存儲器的時(shí)序圖

PCL輸出有效PCL輸出有效指令輸入指令輸入訪問外部數(shù)據(jù)存儲器時(shí)序（執(zhí)行MOVX指令時(shí)）圖為MCS-51系列單片機(jī)訪問外部數(shù)據(jù)存儲器的時(shí)序圖

WR二、程序存儲器的擴(kuò)展電路27128AEPROM擴(kuò)展電路（16K）EEPROM擴(kuò)展電路（２K）（1）低8位地址線尋址的外部數(shù)據(jù)區(qū)。此區(qū)域?qū)ぶ房臻g為256個(gè)字節(jié)。CPU可以使用下列讀寫指令來訪問此存貯區(qū)。讀存儲器數(shù)據(jù)指令：MOVXA，＠Rｉ寫存儲器數(shù)據(jù)指令：MOVX＠Rｉ，A由于8位尋址指令占字節(jié)少，程序運(yùn)行速度快，所以經(jīng)常采用。（2）16位地址線尋址的外部數(shù)據(jù)區(qū)。當(dāng)外部RAM容量較大，要訪問RAM地址空間大于256個(gè)字節(jié)時(shí)，則要采用如下16位尋址指令。讀存儲器數(shù)據(jù)指令：MOVXA，＠DPTR寫存儲器數(shù)據(jù)指令：MOVX＠DPTR，A由于DPTR為16位的地址指針，故可尋址64KRAM字節(jié)單元由于程序存儲器的讀控制信號PSEN與數(shù)據(jù)存儲器的RD、WR控制信號是相互獨(dú)立的，不會同時(shí)有效，固各自的64K地址空間是相互獨(dú)立的。時(shí)序圖如P122所示二、存儲器擴(kuò)展的編址技術(shù)1、線選法

所謂線選法，就是直接以系統(tǒng)的地址線（通常是未用的高位地址線的某一根P2.X）作為存儲芯片的片選信號，為此，只需把高位地址線與存儲芯片的片選信號直接連接即可。特點(diǎn)是簡單明了，不需增加另外電路。缺點(diǎn)是存儲空間不連續(xù)。適用于小規(guī)模單片機(jī)系統(tǒng)的存儲器擴(kuò)展。【例】現(xiàn)有2K*8位存儲器芯片，需擴(kuò)展8K*8位存儲結(jié)構(gòu)采用線選法進(jìn)行擴(kuò)展。擴(kuò)展8KB的存儲器結(jié)構(gòu)需2KB的存儲器芯片4塊。2K的存儲器所用的地址線為A0～A10共11根地址線和片選信號與CPU的連接如表所示。

表5-180C51與存儲器的線路連接

80C51存儲器P0口經(jīng)鎖存器鎖存形成A0～A7與A0～A7相連P2.0、P2.1、P2.2與A8～A10相連P0口與D0～D7相連P2.3與存儲器1的片選信號相連P2.4與存儲器2的片選信號相連P2.5與存儲器3的片選信號相連P2.6與存儲器3的片選信號相連擴(kuò)展存儲器的硬件連接如圖5.5所示。

圖為線選法連線圖

這樣得到四個(gè)芯片的地址分配如表5-2所示

表所示為線選方式地址分配表

A15A14A13A12A11A10….A0地址范圍芯片100111111000….01….17000H---77FFH芯片200111100110

….01

….16800H---6FFFH芯片300110011110

….01

….15800H---5FFFH芯片400001111110

….01

….13800H—3FFFH對于芯片1A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00XXX

0

000,0000,00000XXX0111,1111,1111芯片之間的地址不連續(xù)，存儲空間沒有充分利用。此外，有地址的重疊。所以用線選法實(shí)現(xiàn)片選，其存儲單元地址不是唯一的。如：0000H,1000H,2000H----7000H都對應(yīng)于同一個(gè)單元。而我們希望在同一時(shí)刻只能選中一個(gè)單元。即每個(gè)單元的地址應(yīng)該是唯一的。2.譯碼法

所謂譯碼法就是使用譯碼器對系統(tǒng)的高位地址進(jìn)行譯碼，以其譯碼輸出作為存儲芯片的片選信號。這是一種最常用的存儲器編址方法，能有效地利用空間，特點(diǎn)是存儲空間連續(xù)，適用于大容量多芯片存儲器擴(kuò)展。常用的譯碼芯片有：74LS139（雙2－4譯碼器）和74LS138（3－8譯碼器）等，它們的CMOS型芯片分別是74HC139和74HC138。

圖為譯碼器管腳圖

【例5-2】現(xiàn)有2K*8位存儲器芯片，需擴(kuò)展8K*8位存儲結(jié)構(gòu)采用譯碼法進(jìn)行擴(kuò)展。擴(kuò)展8KB的存儲器結(jié)構(gòu)需2KB的存儲器芯片4塊。2K的存儲器所用的地址線為A0～A10共11根地址線和片選信號與CPU的連接如表所示。

表為80C51與存儲器的線路連接

80C51 存儲器P0口經(jīng)鎖存器鎖存形成A0～A7與A0～A7相連P2.0、P2.1、P2.2與A8～A10相連P0口與D0～D7相連P2.4P2.3譯碼輸出與存儲器的片選信號連接00與存儲器1的片選信號相連01與存儲器2的片選信號相連10與存儲器3的片選信號相連11與存儲器4的片選信號相連

P2.3、P2.4作為二-四譯碼器的譯碼地址，譯碼輸出作為擴(kuò)展4個(gè)存儲器芯片的片選信號，P2.5、P2.6、P2.7懸空。擴(kuò)展連線圖如圖5.7所示。（部分譯碼法）

圖5.7采用譯碼器擴(kuò)展8KB存儲器連線圖

這樣得到四個(gè)芯片的地址分配如表5-6所示。

表為譯碼方式地址分配表

P2.7P2.6P2.5P2.4P2.3P2.2….P0地址范圍芯片100000000000….01….10000H---07FFH芯片200000000110….01….10800H---0FFFH芯片300000011000….01….11000H---17FFH芯片400000011110….01….11800H—1FFFH全譯碼：指除存儲器芯片所用地址線與CPU的地址線對應(yīng)相連外，未用的地址線全部參加譯碼，通過譯碼器的輸出產(chǎn)生存儲器的片選信號。

其特點(diǎn)是存儲器地址沒有重疊，存儲單元地址是唯一的。P124單片機(jī)8031P2.0P2.1P2.2A8A9A10ALERD74LS373G6264A7A6A5A4A3A2A1A0O0O1O2O3O4O5O6O7P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7OECEQ0Q1Q2Q3Q4Q5Q6Q7D0D1D2D3D4D5D6D7WEWRP2.7P2.3P2.4A11A12存儲器的