組合邏輯電路設(shè)計(jì)

4.2.2采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯函數(shù)4.2

組合邏輯電路設(shè)計(jì)4.2.1采用小規(guī)模集成器件的組合邏輯電路設(shè)計(jì)14.2.1

采用小規(guī)模集成器件的組合邏輯電路設(shè)計(jì)１．設(shè)計(jì)步驟邏輯功能要求真值表邏輯函數(shù)表達(dá)式化簡(jiǎn)變換邏輯圖圖4-2-1

組合邏輯電路設(shè)計(jì)步驟2２．例題講解

例4-1

有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種類型以上的探測(cè)器發(fā)出火災(zāi)探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號(hào)，試設(shè)計(jì)產(chǎn)生報(bào)警控制信號(hào)的電路。

將現(xiàn)實(shí)問(wèn)題邏輯化：令A(yù)、B、C分別代表煙感、溫感和紫外光感三種探測(cè)器的探測(cè)信號(hào)，“1”表示有火災(zāi)探測(cè)信號(hào)，“0”表示沒(méi)有火災(zāi)探測(cè)信號(hào)；最終是否產(chǎn)生報(bào)警信號(hào)為電路的輸出，設(shè)為F，“1”表示產(chǎn)生報(bào)警信號(hào)，“0”表示不產(chǎn)生報(bào)警信號(hào)。3

第二步：

根據(jù)電路設(shè)計(jì)對(duì)所使用器件的要求，將輸出表達(dá)式變換成適當(dāng)?shù)男问?。解：第一步：列寫真值表，求得最?jiǎn)與－或表達(dá)式。11001100B10101010C11101000F01111000A表4-2-1

例4-1真值表001001110001111001ABC圖4-2-2

例4-1卡諾圖與或式：或與式：注：（圈0可得或與式）4

(1)若采用與非器件，則變換成與非-與非表達(dá)式。&&&&ABCF

(2)若采用或非器件，則變換成或非-或非表達(dá)式。

(3)若采用與或非器件，則變換成與或非表達(dá)式。≥1ABCF≥1≥1≥1圖4-2-4

例4-1或非結(jié)構(gòu)邏輯圖&ABCF1≥1&&11圖4-2-5

例4-1與或非結(jié)構(gòu)邏輯圖圖4-2-3

例4-1與非結(jié)構(gòu)邏輯圖5課堂練習(xí)P172題4-4（1）（2）用與非門實(shí)現(xiàn)下列函數(shù)的組合電路(有原變量和反變量6

例4-2

在只有原變量輸入，沒(méi)有反變量輸入條件下，用與非門實(shí)現(xiàn)函數(shù)F(A,B,C,D)=∑m(4,5,6,7,8,9,10,11,12,13,14)解第一步:

作出卡諾圖，化簡(jiǎn)求得最簡(jiǎn)與－或表達(dá)式。01110111000111100001CDAB010101111110圖4-2-6

例4-2卡諾圖&&&&ABC&ABDF圖4-2-7

例4-2既有原變量輸入又有

反變量輸入時(shí)與非結(jié)構(gòu)邏輯圖化簡(jiǎn)結(jié)果為：如果允許有反變量輸入，其邏輯電路如圖4-2-7所示。變換為與非－與非式：7

第二步:

對(duì)化簡(jiǎn)結(jié)果進(jìn)一步變換，力求電路最簡(jiǎn)。由于只有原變量輸入，則其邏輯電路如圖4-2-8(a)所示。圖4-2-8

例4-2只有原變量

輸入時(shí)與非結(jié)構(gòu)邏輯圖&&&&BC&ADF1111(a)&&&&&BCADF(b)邏輯電路如圖4-2-8(b)所示。與圖(a)相比，電路更簡(jiǎn)單，但仍然不是最佳結(jié)果。8

第三步：引入生成項(xiàng)，進(jìn)一步改進(jìn)。&&&&ACDBF圖4-2-8

例4-2只有原變量

輸入時(shí)與非結(jié)構(gòu)邏輯圖(c)邏輯電路如圖4-2-8(c)所示。該電路仍然是３級(jí)門結(jié)構(gòu)，只需要４個(gè)與非門，顯然是實(shí)現(xiàn)該函數(shù)的最佳結(jié)果。9在只有原變量輸入，沒(méi)有反變量輸入的條件下，使用與非門設(shè)計(jì)的特點(diǎn)：歸納

(1)結(jié)構(gòu)為３級(jí)門電路，分別是輸入級(jí)、與項(xiàng)級(jí)和輸出級(jí)（或項(xiàng)級(jí)）。

(2)輸入級(jí)門電路的個(gè)數(shù)，取決于函數(shù)中乘積項(xiàng)所包含的尾部因子種類的多少。

(3)與項(xiàng)級(jí)包含器件的多少，取決于乘積項(xiàng)的多少。

(4)輸出級(jí)總是一個(gè)與非門。因此：應(yīng)盡可能地合并乘積項(xiàng)，以減少與項(xiàng)級(jí)的器件數(shù)；盡可能地減少尾部因子的種類，以減少輸入級(jí)器件的數(shù)目。10課堂練習(xí)P173題4-6（1）（2）（3）用與非門實(shí)現(xiàn)下列函數(shù)的組合電路(只有原變量沒(méi)有反變量)11

例4-4

人類有O、A、B、AB４種基本血型，輸血者與受血者的血型必須符合圖示原則。試用與非門設(shè)計(jì)一血型關(guān)系檢測(cè)電路，用以檢測(cè)輸血者與受血者之間的血型關(guān)系是否符合圖示關(guān)系，如果符合，輸出為1，否則為0。解題指導(dǎo)

依題意：輸血者的４種血型和受血者的４種血型都是輸入變量，二者之間的關(guān)系是否符合上述原則為輸出函數(shù)L。

為了使電路最簡(jiǎn)，考慮用兩個(gè)變量的四種組合表示４種血型，共需４個(gè)輸入變量。OOAABBABAB受血者輸血者12解第一步:

作出卡諾圖，化簡(jiǎn)得到最簡(jiǎn)與或表達(dá)式。11110110000111100001CDEF00100011111013第三步：畫邏輯圖。&1&&&1&LCDEF第二步：將最簡(jiǎn)與－或表達(dá)式變換為與非－與非式。144.2.2

采用中規(guī)模集成器件實(shí)現(xiàn)組合邏輯函數(shù)１．問(wèn)題描述

利用數(shù)據(jù)選擇器，譯碼器，加法器等中規(guī)模集成器件實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)。優(yōu)勢(shì)：使得設(shè)計(jì)出來(lái)的電路結(jié)構(gòu)更簡(jiǎn)單，性能更穩(wěn)定。15２．用數(shù)據(jù)選擇器實(shí)現(xiàn)期望的邏輯函數(shù)對(duì)于數(shù)據(jù)選擇器，輸出與輸入信號(hào)之間存在如下關(guān)系：D0D2D6D4D1D3D7D50001111001A2A1A0例如8選1數(shù)據(jù)選擇器可以用卡諾圖的形式來(lái)表示，如圖4-2-13所示。圖4-2-13

8選1數(shù)據(jù)選擇器卡諾圖

以上說(shuō)明：只要將作出邏輯函數(shù)的卡諾圖，將輸入變量加到8選1數(shù)據(jù)選擇器地址端，在數(shù)據(jù)輸入端按卡諾圖中最小項(xiàng)方格中的值相連，就可以實(shí)現(xiàn)任意３輸入變量的組合邏輯函數(shù)。16

例4-5

用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)解

第一步：作卡諾圖。011111010001111001ABC圖4-2-14

例4-5卡諾圖第二步：畫接線圖。

注意：將函數(shù)輸入變量A、B、C作為數(shù)據(jù)選擇器的地址時(shí)，應(yīng)當(dāng)保持變量順序與地址端高低位的對(duì)應(yīng)關(guān)系。例如變量A接地址A2端、B接地址A1端、C接地址A0端，否則輸出端得到的函數(shù)并非所要實(shí)現(xiàn)的函數(shù)。01234567G07MUXYA0ENCBAF1圖4-2-15

用8選1數(shù)據(jù)選擇器

實(shí)現(xiàn)例4-5函數(shù)A1A2ST01234567G07MUXYA0ENCBAF1圖4-2-15

用8選1數(shù)據(jù)選擇器

實(shí)現(xiàn)例4-5函數(shù)A1A2ST17

例4-6

用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)4變量邏輯函數(shù)：

F(A,B,C,D)

=∑m(1,5,6,7,9,11,12,13,14)解題指導(dǎo)

8選1數(shù)據(jù)選擇器有3個(gè)地址輸入端、8個(gè)數(shù)據(jù)輸入端，而4變量邏輯函數(shù)有16個(gè)最小項(xiàng)，所以需要采用兩片8選1數(shù)據(jù)選擇器，擴(kuò)展成16選1數(shù)據(jù)選擇器，從而得到4個(gè)地址輸入端和16個(gè)數(shù)據(jù)輸入端，以滿足本題的要求。

(1)擴(kuò)展法

３．用具有n個(gè)地址輸入端的數(shù)據(jù)選擇器實(shí)現(xiàn)m變量的邏輯函數(shù)(m>n)1801234567A2G07MUXⅠYA0EN1DCBA01234567A2G07MUXⅡYA0ENF1≥1解

第一步：將兩片8選1MUX，擴(kuò)展成16選1MUX。

第二步：分配變量，確定數(shù)據(jù)輸入端的二值電平。圖4-2-16

用兩片8選1MUX實(shí)現(xiàn)例4-6函數(shù)A1A119４．利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)例4-9用譯碼器實(shí)現(xiàn)一組多輸出邏輯函數(shù)解３輸入變量，可選用3線-8線譯碼器實(shí)現(xiàn)。如CT54S138，在使能端均為有效電平的情況下，電路完成譯碼功能，輸出與輸入變量之間的關(guān)系為：20

第一步：將各函數(shù)寫成最小項(xiàng)表達(dá)式，并進(jìn)行變換。