數(shù)字電路與邏輯集成電路詳解演示文稿

數(shù)字電路與邏輯集成電路詳解演示文稿當(dāng)前1頁(yè)，總共75頁(yè)。（優(yōu)選）數(shù)字電路與邏輯集成電路當(dāng)前2頁(yè)，總共75頁(yè)。2.1.1三極管的開關(guān)特性三極管開關(guān)電路BJT作為開關(guān)vI=VIL,三極管截止vI=VIH,三極管飽和導(dǎo)通輸出高電平輸出低電平當(dāng)前3頁(yè)，總共75頁(yè)。2.1.2三極管反相器的工作原理實(shí)用的三極管反相器電路邏輯符號(hào)邏輯表達(dá)式保證三極管可靠截止當(dāng)前4頁(yè)，總共75頁(yè)。2.1.3三極管的開關(guān)時(shí)間三極管開關(guān)的動(dòng)態(tài)特性三極管電路的有關(guān)知識(shí)可知，當(dāng)輸入信號(hào)由高電平變?yōu)榈碗娖交蛴傻碗娖阶優(yōu)楦唠娖綍r(shí)，三極管不可能立即實(shí)現(xiàn)從飽和到截止或從截止到飽和的轉(zhuǎn)換。ic的變化總是落后于vi的變化，從而vo的變化也落后于vi的變化。開啟時(shí)間關(guān)斷時(shí)間當(dāng)前5頁(yè)，總共75頁(yè)。2.1.4三極管反相器的負(fù)載能力三極管反相器的負(fù)載能力：指反相器輸出端接其他電路時(shí)輸出電流的能力。負(fù)載分為灌電流負(fù)載和拉電流負(fù)載①灌電流負(fù)載vI為高電平，vO輸出低電平時(shí)，三極管飽和導(dǎo)通，從負(fù)載流入三極管的電流。②拉電流負(fù)載vI為低電平，vO輸出高電平時(shí)，三極管截止，從三極管流入負(fù)載的電流。三極管飽和程度下降輸出高電平的最小值當(dāng)前6頁(yè)，總共75頁(yè)。③推拉式輸出為了提高帶負(fù)載能力，即矛盾推拉式輸出改進(jìn)T2是射極輸出器，輸出電阻很低

當(dāng)前7頁(yè)，總共75頁(yè)。2.2TTL集成反相器2.2.1TTL反相器的工作原理1.電路結(jié)構(gòu)組成：輸入級(jí)、倒相級(jí)、輸出級(jí)及輸入保護(hù)電路

輸入級(jí)T1和R1倒相級(jí)T2和R2、R3輸出級(jí)T3、T4、T5及R5、R3構(gòu)成推拉式輸出輸入保護(hù)電路D1當(dāng)前8頁(yè)，總共75頁(yè)。2.工作原理

設(shè)電源電壓VCC=5V，輸入信號(hào)的高、低電平分別為VOH=3.4V

、VOL=0.2V

，PN結(jié)的特性用折線等效模型代替，開啟電壓和工作電壓VON=0.7V，三極管的飽和壓降為VCES=0.2V。（1）當(dāng)輸入為低電平A＝0（VIL=0.2V)0.2V0.9V0.2V①T2、T5截止②T1深度飽和，VCES1≈0③T3、T4導(dǎo)通5V3.4VY＝1當(dāng)前9頁(yè)，總共75頁(yè)。（2）當(dāng)輸入為高電平A＝1（VIH=3.4V)3.4V2.1V1.4V0.7V①T1倒置狀態(tài)（發(fā)射結(jié)反偏，集電結(jié)正偏）②T2、T5飽和導(dǎo)通③T3導(dǎo)通，T4截止0.9V0.2VY＝0則當(dāng)前10頁(yè)，總共75頁(yè)。2.2.2TTL反相器的外特性及主要電氣參數(shù)1.電壓傳輸特性電壓傳輸特性電壓傳輸特性是指輸出電壓隨輸入電壓變化的關(guān)系曲線。TTL反相器電路當(dāng)前11頁(yè)，總共75頁(yè)。（1）AB段（截止區(qū)）：輸入電壓vI<0.6V,vB1<1.3V,T2、T5截止，T3、T4導(dǎo)通，輸出vO為高電平3.4V（2）BC段（線性區(qū)）：輸入電壓0.7V≤vI<1.4V,vB1<1.3V,T2工作在放大區(qū)，T5截止，T3、T4導(dǎo)通，輸出vO隨vI的增大線性下降（3）CD段（轉(zhuǎn)折區(qū)）：輸入電壓vI接近1.4V,vB1接近2.1V,T2、T5導(dǎo)通,T2、T5、T3、T4均處于放大狀態(tài)，輸出vO隨vI的快速線性下降閥值電壓或門檻電壓VTH：轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的輸入電壓當(dāng)前12頁(yè)，總共75頁(yè)。（3）DE段（飽和區(qū)）：輸入電壓vI>1.4V,vB1=2.1V,T2、T5飽和，T3、T4截止，輸出vO為低電平0.2V對(duì)于典型的TTL反相器，閥值電壓VTH一般約為1.4V?？梢源致缘卣J(rèn)為，當(dāng)vI>VTH時(shí)，反相器導(dǎo)通，輸出低電平；當(dāng)vI<VTH

時(shí)，反相器截止，輸出高電平；當(dāng)在附近時(shí)，反相器工作不穩(wěn)定。一般應(yīng)盡量避免門電路工作在閥值電壓附近當(dāng)前13頁(yè)，總共75頁(yè)。2.重要參數(shù)（1）輸出高電平VOH電壓傳輸特性上截止區(qū)（AB段）對(duì)應(yīng)的輸出電壓為輸出高電平，典型值3.4VVOH（2）輸出低電平VOL電壓傳輸特性上飽和區(qū)（DE段）對(duì)應(yīng)的輸出電壓為輸出低電平，典型值0.2V標(biāo)準(zhǔn)輸出高電平VOHmin：輸出高電平的下限，74系列TTL門VOHmin=2.4V標(biāo)準(zhǔn)輸出低電平VOLmax：輸出低電平的上限，74系列TTL門VOHmin=0.4V（3）輸入高電平VIHVOL輸入為邏輯1的電平，典型值為3.4V，標(biāo)準(zhǔn)輸入高電平為VIHmin，稱為開門電平VON，典型值為2.0V當(dāng)前14頁(yè)，總共75頁(yè)。（4）輸入低電平VIL輸入為邏輯0的電平，典型值為0.2V，標(biāo)準(zhǔn)輸入低電平為VILmax，稱為關(guān)門電平VOFF，典型值為0.8V（5）輸入噪聲容限在保證輸出高、低電平不變（變化的范圍不允許超過規(guī)定的允許限度）的條件下，允許輸入高、低電平有一個(gè)波動(dòng)范圍，這個(gè)范圍稱為輸入噪聲容限輸入高電平噪聲容限VNH輸入低電平噪聲容限VNH當(dāng)前15頁(yè)，總共75頁(yè)。3.

TTL反相器的靜態(tài)特性門電路輸出處于高電平或低電平的穩(wěn)定工作狀態(tài)時(shí)，稱為靜態(tài)。當(dāng)輸出從高電平跳轉(zhuǎn)為低電平或從低電平跳轉(zhuǎn)為高電平時(shí)的工作狀態(tài)稱為動(dòng)態(tài)。靜態(tài)時(shí)主要討論輸入和輸出端的電流、帶負(fù)載能力、靜態(tài)功耗等；動(dòng)態(tài)時(shí)主要討論延時(shí)時(shí)間、動(dòng)態(tài)功耗、尖峰電流等（1）輸入低電平電流IIL和輸入短路電流IIS輸入端等效電路當(dāng)輸入VI為低電平VIL時(shí)，T2、T5截止，T1導(dǎo)通且工作在飽和狀態(tài)。電源電壓通過R1向T1的發(fā)射極提供電流，這一電流稱為輸入低電平電流，用IIL表示。當(dāng)輸入端接地，即VIL=0時(shí)，稱為輸入短路電流，用I

IS表示，則當(dāng)前16頁(yè)，總共75頁(yè)。（2）輸入高電平電流IIH當(dāng)輸入端接高電平3.4V時(shí)，流入輸入端的電流為輸入高電平電流，也稱為輸入漏電流，用IIH表示。此時(shí)T1截止，為反向截止漏電流，數(shù)值比較小，一般有為幾十微安輸入端等效電路（3）輸入端負(fù)載特性輸入端接負(fù)載時(shí)電路a.在輸入端與地之間或者輸入端與信號(hào)的低電平之間接入電阻RI。其大小影響輸入電壓的值相當(dāng)于輸入低電平相當(dāng)于輸入高電平反相器工作不穩(wěn)定當(dāng)前17頁(yè)，總共75頁(yè)。b.輸入端懸空電源VCC通過T1集電結(jié)為T2、T5供電，并使之飽和，輸出為低電平，故輸入端懸空可以看成輸入端加高電平c.兩個(gè)串聯(lián)的TTL反相器中間串接電阻反相器之間接電阻RP的選擇要滿足G1門輸出高低電平G2門輸入標(biāo)準(zhǔn)高低電平當(dāng)前18頁(yè)，總共75頁(yè)。當(dāng)輸出電壓為低電平時(shí)，對(duì)應(yīng)于T2、T5飽和導(dǎo)通，T3、T4截止，輸出電流的實(shí)際方向是從負(fù)載流向T5，也稱灌電流負(fù)載

（4）輸出高電平電流IOH

TTL反相器高電平輸出端等效電路當(dāng)輸出電壓為高電平時(shí)，對(duì)應(yīng)于T2、T5截止，T3、T4導(dǎo)通，輸出電流的實(shí)際方向是從T3、T4流出，流向負(fù)載，也稱拉電流負(fù)載與實(shí)際方向相反

T4將進(jìn)入飽和，失去跟隨作用拉電流不能超過IOHmax，一般為零點(diǎn)幾mAT5的導(dǎo)通電阻（5）輸出低電平電流IOL

TTL反相器低電平輸出端等效電路拉電流不能超過IOLmax，一般為十幾mA反相器輸出電阻當(dāng)前19頁(yè)，總共75頁(yè)。（6）扇出系數(shù)NO

扇出系數(shù)是指集成門電路帶同類門的個(gè)數(shù)a.輸出低電平時(shí)，所能帶的同類門最大個(gè)數(shù)為G1門輸出低電平電流的最大值G2門輸入低電平電流的最大值b.輸出高電平時(shí)，所能帶的同類門最大個(gè)數(shù)為G1門輸出高電平電流的最大值G2門輸入高電平電流的最大值扇出系數(shù)取NOL和NOH中取小的一個(gè)。一般的TTL門約為8～10當(dāng)前20頁(yè)，總共75頁(yè)。（7）空載導(dǎo)通電源電流ICCL和空載截止電源電流ICCH

ICCL：是指輸入端懸空（相當(dāng)于輸入接高電平），T2、T5飽和導(dǎo)通，輸出低電平時(shí)，電源提供的電流

ICCH：是指輸入端接低電平，輸出端開路時(shí)，電源提供的電流74H系列的反相器（8）靜態(tài)空載功耗PO門電路不接負(fù)載時(shí)所消耗的功率為空載功耗PON,分為空載導(dǎo)通功耗和空載截止功耗POFF，分別為空載導(dǎo)通電源電流ICCL、空載截止電源電流ICCH與電源電壓VCC的乘積，即在輸出高、低電平時(shí)的功耗為靜態(tài)功耗；在高低電平轉(zhuǎn)換過程中的功耗為動(dòng)態(tài)功耗當(dāng)前21頁(yè)，總共75頁(yè)。4.TTL反相器的動(dòng)態(tài)參數(shù)傳輸延時(shí)時(shí)間（1）平均傳輸延遲時(shí)間tpd

輸出由高電平轉(zhuǎn)換到低電平的延遲時(shí)間tPHL與低電平轉(zhuǎn)換到高電平的延遲時(shí)間tPLH的平均值稱為平均延遲時(shí)間時(shí)間，即：tpd越大，門的開關(guān)速度越低，故其值越小越好，決定了門電路的開關(guān)速度。一般的TTL門的tpd約為幾個(gè)納秒，74H系列的門電路為6~10ns（2）速度－功耗積（積）在TTL電路中，速度與功耗是一對(duì)矛盾，提高速度必然增大功耗，減小功耗也會(huì)降低速度。為評(píng)價(jià)器件的品質(zhì)，用兩者的乘積即速度－功耗積來度量當(dāng)前22頁(yè)，總共75頁(yè)。2.2.3其它類型的TTL門1.其它邏輯功能的門電路（1）與非門T1管的等效電路與非門邏輯電路在計(jì)算與非門每個(gè)輸入端的電流時(shí)，應(yīng)根據(jù)工作狀態(tài)區(qū)別對(duì)待。當(dāng)輸入高電平時(shí)，每個(gè)輸入端具有一個(gè)輸入高電平電流；當(dāng)輸入低電平時(shí)，不管T1有多少個(gè)發(fā)射極，一個(gè)門只有一個(gè)輸入低電平電流當(dāng)前23頁(yè)，總共75頁(yè)。（2）或非門計(jì)算或非門輸入端電流時(shí)，不管輸入是高電平還是低電平，每個(gè)輸入端都具有一個(gè)輸入電流，即在輸入高電平時(shí)，每個(gè)輸入端有一個(gè)IIH；當(dāng)輸入低電平時(shí)，每個(gè)輸入端有一個(gè)輸入低電平電流IIL當(dāng)前24頁(yè)，總共75頁(yè)。（3）與或非門不管是哪種邏輯關(guān)系，在計(jì)算輸入端電流時(shí)，輸入高電平電流，每個(gè)管腳都有一個(gè)IIH。輸入低電平電流：當(dāng)輸入端為“與”邏輯時(shí)，則一個(gè)門只有一個(gè)IIL；當(dāng)輸入端為“或”邏輯時(shí)，一個(gè)管腳有一個(gè)IIL

當(dāng)前25頁(yè)，總共75頁(yè)。2.集電極開路門（OC門）線與：將兩個(gè)以上門電路的輸出端直接相連，用于實(shí)現(xiàn)某種組合邏輯關(guān)系的方法

注意：具有推拉式輸出級(jí)的TTL門（一般的TTL）是不能直接線與的①當(dāng)一門輸出為高電平，一門輸出為低電平時(shí)，會(huì)有很大的電流通過兩個(gè)門，從而燒壞門電路②推拉式輸出結(jié)構(gòu)的門電路中，電源一般是固定的5V，輸出的高電平也是固定的，不能滿足對(duì)不同輸出高電平的的需要當(dāng)前26頁(yè)，總共75頁(yè)。推拉式輸出與非門集電極開路與非門OC門邏輯符號(hào)OC門實(shí)現(xiàn)線與上拉電阻當(dāng)前27頁(yè)，總共75頁(yè)。上拉電阻的計(jì)算（1）輸出低電平當(dāng)有一個(gè)或者多個(gè)OC門為低電平時(shí)，輸出vO為低電平。為確保在最不利的情況下（即全部負(fù)載電流都流入一個(gè)導(dǎo)通管），流入導(dǎo)通管的電流不大于OC門的最大允許電流值IOL（max），RL不能取得太小，需滿足當(dāng)前28頁(yè)，總共75頁(yè)。（2）輸出高電平輸出高電平時(shí)，所有OC門截止，這時(shí)要確保輸出高電平不低于高電平的最小值VOHmin，RL不能過大，需滿足RL取值為：當(dāng)前29頁(yè)，總共75頁(yè)。3.三態(tài)門（TS門）三態(tài)門除了輸出高電平、低電平外，還有輸出高阻抗的第三個(gè)狀態(tài)，稱為高阻態(tài)或禁止態(tài)。其除了正常的數(shù)據(jù)輸入端外，還有一個(gè)控制端也稱使能端推拉式輸出與非門，輸出兩個(gè)狀態(tài)：高電平和低電平三態(tài)輸出與非門，輸出三個(gè)狀態(tài)：高電平、低電平和高阻態(tài)TS門邏輯符號(hào)使能端，高電平有效當(dāng)前30頁(yè)，總共75頁(yè)。低電平有效地三態(tài)輸出與非門低電平有效地三態(tài)門的邏輯符號(hào)小圓圈代表低電平有效當(dāng)前31頁(yè)，總共75頁(yè)。三態(tài)門的應(yīng)用①三態(tài)門可以接成總線結(jié)構(gòu)：只要使各個(gè)門的控制端EN輪流為1，而且僅有一個(gè)為1，就可把各個(gè)門的輸出輪流送到公共總線上而又互不干擾

②三態(tài)門可實(shí)現(xiàn)數(shù)據(jù)的雙向傳遞

：當(dāng)EN=1，數(shù)據(jù)D0經(jīng)G1門輸送到總線；當(dāng)EN=0，數(shù)據(jù)D0由總線經(jīng)G2門取出；當(dāng)前32頁(yè)，總共75頁(yè)。2.2.4TTL數(shù)字集成電路的各種系列參數(shù)名稱系列符號(hào)7474L74H74S74LS74AS74ALS74F

輸入低電平最大值VILmax/V0.80.70.80.80.80.80.80.8

輸出低電平最大值VOLmax/V0.40.40.40.50.50.50.50.5

輸入高電平最小值VIHmin/V2.02.02.02.02.02.02.02.0

輸出高電平最小值VOHmin/V2.42.42.42.72.72.72.72.7

輸入低電平電流最大值IILmax/V-1.0-0.18-2.0-2.0-0.4-2.0-0.2-0.6

輸出低電平電流最大值IOLmax/V163.62020820820

輸入高電平電流最大值IIHmax/V40105050202002020

輸出高電平電流最大值IOHmax/V-0.4-0.2-0.5-1.0-0.4-2.0-0.4-1.0

傳輸延時(shí)時(shí)間tpd/ns9336391.653

每個(gè)門的功耗mW10122202201.34

延時(shí)-功耗積Pd/pJ90331326018326.512

當(dāng)前33頁(yè)，總共75頁(yè)。1.74系列:標(biāo)準(zhǔn)、中速系列3.74S系列：為肖特基系列，采用了抗飽和三極管（肖特基三極管）和有源泄放電路，提高工作速度

4.74LS系列：為低功耗肖特基系列，除使用抗飽和三極管、二極管和增加有源泄放電路外，還大幅度地提高了各電阻的阻值，降低了功耗，pd積綜合指標(biāo)較小的電路

2.74H系列：為高速系列，相對(duì)標(biāo)準(zhǔn)74系列，其電阻值普遍減小，且輸出采用復(fù)合管結(jié)構(gòu)，減少了輸出電阻，提高了對(duì)負(fù)載電容的充、放電速度，也縮短了三極管的開關(guān)時(shí)間5.74AS系列：電路和74LS系列相似，但采用低阻值電阻，故傳輸延遲時(shí)間較短，工作速度提高，但功耗要74LS系列的大些6.74ALS系列：為了降低延遲－功率積（dp積），采用較高阻值電阻，縮小器件的尺寸，在電路也做了局部的改進(jìn)。其dp積是74系列門電路中最小的一種注：在不同系列的TTL器件中，只要器件型號(hào)的后幾位數(shù)碼相同，則其邏輯功能、外形尺寸、引腳排列就完全相同。當(dāng)前34頁(yè)，總共75頁(yè)。2.2.5其它雙極性集成電路

1.ECL集成電路ECL電路是發(fā)射極耦合邏輯電路的簡(jiǎn)稱，是一種非飽和型的高速數(shù)字集成電路。其基本門的平均延時(shí)時(shí)間小于一納秒，在各種集成電路中，它的工作速度是最高的，多用于高速數(shù)字系統(tǒng)。主要缺點(diǎn)是對(duì)制造工藝要求高、功耗大、抗干擾能力較差2.I2L集成電路

I2L電路是集電極注入邏輯的簡(jiǎn)稱，是一種高集成度的雙極性邏輯電路，適應(yīng)于制作大規(guī)模和超大規(guī)模數(shù)字集成電路。這種電路可以在微電流下工作，功耗低，制作工藝簡(jiǎn)單，集成度可達(dá)500門/mm2。主要缺點(diǎn)是抗干擾能力差，工作速度低當(dāng)前35頁(yè)，總共75頁(yè)。2.3CMOS集成門電路2.3.1MOS管的開關(guān)特性MOS開關(guān)電路截止區(qū)可變電阻區(qū)當(dāng)前36頁(yè)，總共75頁(yè)。

2.3.2CMOS反相器的結(jié)構(gòu)及工作原理1.

CMOS反相器的結(jié)構(gòu)CMOS反相器的電路原理圖增強(qiáng)型PMOS增強(qiáng)型NMOS兩管參數(shù)對(duì)稱，柵極相連作輸入端vI，漏極相連作輸出端vO，TN的源極接地，TP的源極接電源VDD，要求電源電壓大于兩管開啟之和，即：

當(dāng)前37頁(yè)，總共75頁(yè)。2.

CMOS反相器的工作原理①當(dāng)vI為低電平時(shí)，即vI=VIL=0V0VTN截止TP導(dǎo)通VDD當(dāng)前38頁(yè)，總共75頁(yè)。②當(dāng)vI為高電平時(shí)，即vI=VIH=VDDVDDTN導(dǎo)通TP截止0V無(wú)論是高電平還是低電平，MOS管總是一個(gè)導(dǎo)通一個(gè)截止，處于互補(bǔ)狀態(tài)，并且兩管參數(shù)對(duì)稱，所以把這種電路稱為互補(bǔ)對(duì)稱電路，簡(jiǎn)稱CMOS電路。當(dāng)前39頁(yè)，總共75頁(yè)。3.實(shí)際的CMOS反相器電路由于MOS管柵極容易被擊穿，在目前生產(chǎn)的集成CMOS電路中，一般都采用二極管輸入保護(hù)電路CMOS反相器的實(shí)際電路①D1、D2

、D3:為保護(hù)二極管,導(dǎo)通電壓VDF=0.5V～0.7V；反向擊穿電壓30V左右。

②C1、C2

:為保護(hù)二極管③RS:

與C1、C2組成積分網(wǎng)絡(luò)，可衰減干擾電壓，提高電路工作的可靠性但積分電路對(duì)輸入信號(hào)也會(huì)產(chǎn)生延時(shí)作用，影響反相器的工作速度，所以RS不能太大

，一般為1.5KΩ～2.5KΩ當(dāng)前40頁(yè)，總共75頁(yè)。保護(hù)電路的工作原理：①在正常工作時(shí)，輸入電壓vI在0~VDD之間變化保護(hù)二極管均為反向偏置，處于截止?fàn)顟B(tài)，不會(huì)影響反相器工作②當(dāng)輸入電壓vI在0~VDD之外變化當(dāng)vI>VDD+VDF時(shí)，D2導(dǎo)通，輸入電壓被箝制在VDD+VDF

；當(dāng)vI<VSS-VDF時(shí)，D1導(dǎo)通，輸入電壓被箝制在VSS-VDF-VRs。即使干擾電壓使二極管反向擊穿，C1、C2上的電壓也限制在30V以內(nèi)，保證不致產(chǎn)生柵極擊穿當(dāng)前41頁(yè)，總共75頁(yè)。2.3.3CMOS反相器的外特性及主要電氣參數(shù)1.電壓傳輸特性和電流轉(zhuǎn)移特性電壓傳輸特性：輸出電壓vO隨輸入電壓vI變化的關(guān)系曲線電流轉(zhuǎn)移特性：輸出電流（漏極電流）iD與輸入電壓vI的關(guān)系曲線當(dāng)前42頁(yè)，總共75頁(yè)。（1）A段：vI<VGS(th)NTN截止，內(nèi)阻很大；TP導(dǎo)通，工作在可變電阻區(qū)，電阻很小。輸出電壓vO=VOH=VDD、管子的電流iD=0，功耗極?。?）B段：vI稍大于VGS(th)NTN開始導(dǎo)通，但內(nèi)阻很大；TP導(dǎo)通，工作在可變電阻區(qū)，電阻很小。輸出電壓隨vI增加略有下降，但仍為vO=VOH=VDD、管子的電流iD≠0，略有增加，功耗也有所增加（3）C段：vI在開啟電壓VTH左右TN、TP均導(dǎo)通，且導(dǎo)通電阻很小。輸出電壓隨vI急劇下降，管子的電流iD出現(xiàn)峰值，動(dòng)態(tài)功耗最大。VTH稱為閾值電壓或轉(zhuǎn)折電壓，為VDD/2當(dāng)前43頁(yè)，總共75頁(yè)。（4）D段：vI增加但小于VDD-∣VGS(th)P∣TN導(dǎo)通加深，內(nèi)阻減??；TP仍導(dǎo)通，電阻變大。輸出電壓轉(zhuǎn)為低電平，vO=VOL=0，iD≠0，也大大減小，功耗較低。

（5）E段：vI>VDD-∣VGS(th)P∣TN導(dǎo)通，內(nèi)阻很??；TP截止，電阻很大。輸出電壓為低電平，vO=VOL=0，iD=0，功耗極小。

總結(jié)：CMOS反相器在高電平、低電平的穩(wěn)定狀態(tài)時(shí)，漏極電流為零，故靜態(tài)功耗也為零；只有在高、低電平的動(dòng)態(tài)轉(zhuǎn)換期間，漏極電流較大，動(dòng)態(tài)功耗不為零。相比于TTL反相器，功耗大為減小當(dāng)前44頁(yè)，總共75頁(yè)。2.輸入噪聲容限相比于TTL門電路，CMOS門電路的閥值電壓較高，近似為電源電壓的一半。其輸入低電平和輸入高電平的噪聲容限幾乎相等。從工程上，考慮到一定的余量，一般取為電源電壓的。所以，相比于TTL電路，其抗干擾能力較強(qiáng)當(dāng)前45頁(yè)，總共75頁(yè)。3.輸入特性輸入電流iI隨輸入電壓vI變化的關(guān)系曲線輸入電壓在正常工作范圍0~VDD之間變化時(shí)，保護(hù)二極管均為反向偏置，輸入電流近似為零；當(dāng)時(shí)vI>VDD+VDF時(shí)，D2導(dǎo)通，iI

急劇增加；當(dāng)vI<VSS-VDF時(shí)，D1經(jīng)RS導(dǎo)通，iI的絕對(duì)值隨輸入電壓的絕對(duì)值的增大而增大，近似為線性關(guān)系輸入特性當(dāng)前46頁(yè)，總共75頁(yè)。4.輸出特性（1）低電平輸出特性低電平輸出特性當(dāng)輸出vO為低電平時(shí)，輸入電壓vO與輸出電流iO的關(guān)系曲線當(dāng)輸入為高電平vI=VIH=VDD、輸出為低電平vO=VOL=0時(shí)，TN導(dǎo)通，TP截止，負(fù)載電流從負(fù)載電路注入TN，輸出電平VOL=IOLRON，隨IOL的增加而升高當(dāng)前47頁(yè)，總共75頁(yè)。（2）高電平輸出特性當(dāng)輸出vO為高電平時(shí)，輸入電壓vO與輸出電流iO的關(guān)系曲線高電平輸出特性當(dāng)輸入為低電平vI=VIL=0、輸出為高電平vO=VOH=VDD時(shí)，TP導(dǎo)通，TN截止，負(fù)載電流從電源VDD通過TP注入負(fù)載，VOH=VDD–IOHRON，隨IOH的增加而略有下降。在同樣的負(fù)載電流情況下，電源電壓VDD越大，TP管的柵源電壓越負(fù)，導(dǎo)通內(nèi)阻越小，VOH下降越小

當(dāng)前48頁(yè)，總共75頁(yè)。5.傳輸延時(shí)時(shí)間MOS管是單極性三極管，開關(guān)過程中沒有電荷的積累和消散現(xiàn)象。但由于管子的導(dǎo)通電阻較大，集成電路中管子的極間電容及負(fù)載電容的影響，使輸出電壓的變化滯后于輸入電壓的變化，相比于TTL門電路，其延時(shí)時(shí)間更大，約為十幾個(gè)納秒，故其開關(guān)速度較低

6.CMOS集成電路的特點(diǎn)（1）靜態(tài)功耗低。在電源電壓VDD＝5V時(shí)，中規(guī)模集成電路的靜態(tài)功耗小于100mW。有利于提高集成度和封裝密度，比較適合于大規(guī)模集成；（2）電源電壓范圍較寬。CC4000系列的CMOS電路的電源電壓范圍從3~18V，選擇電源的余地大，電源設(shè)計(jì)要求低；（3）輸入阻抗高。正常工作的CMOS集成電路，其輸入端的保護(hù)二極管處于反偏狀態(tài)，直流輸入阻抗大于100MΩ；（4）扇出能力強(qiáng)。在低頻工作時(shí)，一個(gè)輸出端可驅(qū)動(dòng)50個(gè)以上CMOS集成電路的輸入端，這主要是由于CMOS集成電路輸入阻抗高、輸入端取用電流小的原因當(dāng)前49頁(yè)，總共75頁(yè)。（5）抗干擾能力強(qiáng)。CMOS集成電路的電壓噪聲容限可達(dá)電源電壓的45%，而且高、低電平的噪聲容限基本相等；（6）邏輯擺幅大?？蛰d時(shí)輸出高電平VOH=（VDD-0.05）~VDD，輸出低電平（VSS+0.05）~VSS

（7）溫度穩(wěn)定性好，且有較強(qiáng)的抗輻射能力CMOS集成器件的國(guó)外產(chǎn)品主要有4000、74C、74HC等系列，后兩種是高速CMOS電路，其傳輸延時(shí)時(shí)間已接近標(biāo)準(zhǔn)的TTL器件，其引腳排列和邏輯功能也和同型號(hào)的74系列TTL電路一致。74HCT系列更是在電平上和74系列的TTL電路相容，從而使兩者互換使用更為方便。在4000系列基礎(chǔ)上發(fā)展起來的有4000B系列、4500系列和5000系列等。國(guó)產(chǎn)的CMOS器件以4000系列為主當(dāng)前50頁(yè)，總共75頁(yè)。2.3.3其它類型的CMOS集成門電路

1.其它邏輯功能的CMOS門電路

（1）與非門

電路②當(dāng)A、B全為高電平時(shí)，TN1、TN2都導(dǎo)通，而TP1、TP2都截止，輸出低電平TN1、TN2串聯(lián)TP1、TP2并聯(lián)工作原理：①只要A、B中有一個(gè)是低電平，則TN1、TN2中必有一個(gè)管子是截止的，而TP1、TP2中必有一個(gè)是導(dǎo)通的，輸出高電平；當(dāng)前51頁(yè)，總共75頁(yè)。TP1、TP2串聯(lián)（2）或非門TN1、TN2并聯(lián)電路工作原理：②當(dāng)A、B全為低電平時(shí)，TN1、TN2都截止的，而TP1、TP2都導(dǎo)通，輸出高電平①只要A、B中有一個(gè)是高電平，則TN1、TN2中必有一個(gè)管子是導(dǎo)通的，而TP1、TP2中必有一個(gè)是截止的，輸出低電平；當(dāng)前52頁(yè)，總共75頁(yè)。2.帶緩沖級(jí)的CMOS門電路普通門的缺點(diǎn)：它的輸出電阻RO受輸入端邏輯狀態(tài)的影響

①當(dāng)A＝B＝1時(shí)，，兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，輸出低電平，RO＝2RON

MOS管的導(dǎo)通電阻②當(dāng)A＝B＝0時(shí)，，兩個(gè)并聯(lián)的PMOS管都導(dǎo)通，輸出高電平，RO＝（1/2）RON

③當(dāng)A、B中一個(gè)為1、一個(gè)為0時(shí)，兩個(gè)串聯(lián)的NMOS管都截止，兩個(gè)并聯(lián)的PMOS管只有一個(gè)導(dǎo)通，輸出高電平，RO＝RON總結(jié)：①輸出狀態(tài)的不同使輸出電阻相差四倍之多；②輸出端的高、低電平大小受輸入端數(shù)目的影響；③輸入端工作狀態(tài)不同對(duì)電壓傳輸特性也有影響。

當(dāng)前53頁(yè)，總共75頁(yè)。帶緩沖級(jí)的門電路或非門電路邏輯電路邏輯表達(dá)式當(dāng)前54頁(yè)，總共75頁(yè)。3.CMOS傳輸門和雙向模擬開關(guān)（1）CMOS傳輸門電路邏輯符號(hào)控制端高、低電平分別為VDD和0V

輸入輸出可以互換，信號(hào)可雙向傳輸工作原理：①當(dāng)C＝0，時(shí)，只要輸入信號(hào)的變化范圍不超過VDD和0V

，則TN管和TP管同時(shí)截止，輸出與輸入之間是高阻態(tài)（電阻大于109Ω），傳輸門截止；②當(dāng)C＝1，時(shí)，若0≤vI≤VDD-VGS（th）N，TN管導(dǎo)通，TP管截止，導(dǎo)通電阻很小，vO≈vI；若︱VGS（th）P︱≤vI≤，TP管導(dǎo)通，TN管截止，vO≈vI。輸出電壓當(dāng)前55頁(yè)，總共75頁(yè)。（2）CMOS雙向模擬開關(guān)利用非門將CMOS傳輸門的兩個(gè)控制端連接在一起，作為控制端，就構(gòu)成了CMOS雙向模擬開關(guān)電路邏輯符號(hào)C=0時(shí)，開關(guān)不通，輸出高阻態(tài)；C=1時(shí)，開關(guān)接通，vO=vI；當(dāng)前56頁(yè)，總共75頁(yè)。利用CMOS傳輸門和CMOS反相器的各種組合可以構(gòu)成多種復(fù)雜的邏輯電路，如數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器等【例1】試判斷下面由CMOS傳輸門構(gòu)成電路的輸出和輸入邏輯關(guān)系。解：0001則輸出邏輯式為則實(shí)現(xiàn)與邏輯關(guān)系避免傳輸門關(guān)閉時(shí)出現(xiàn)高阻態(tài)，在輸出端通過大電阻接地，也可以輸出端通過電阻接電源。當(dāng)前57頁(yè)，總共75頁(yè)。4.三態(tài)輸出的CMOS門從邏輯功能上看，三態(tài)輸出的CMOS門與TTL的三態(tài)門沒有區(qū)別，但在電路結(jié)構(gòu)上，CMOS的三態(tài)門要簡(jiǎn)單得多三態(tài)非門電路邏輯符號(hào)所有NMOS管和PMOS管均截止，輸出Y為高阻狀態(tài)A＝0時(shí)，所有NMOS管截止而所有PMOS管導(dǎo)通，輸出Y＝1；A＝1時(shí)，所有NMOS管導(dǎo)通而PMOS管截止，輸出Y＝0，輸出邏輯式為當(dāng)前58頁(yè)，總共75頁(yè)?！纠?】電路如圖所示，試分析其邏輯功能解：傳輸門截止，輸出為Y＝Z（高阻態(tài)）傳輸門開啟，CMOS反相器的輸出通過傳輸門到達(dá)輸出，使得此電路邏輯功能為三態(tài)輸出非門，使能控制端低電平有效當(dāng)前59頁(yè)，總共75頁(yè)。2.4TTL和CMOS集成電路的使用及接口2.4.1兩類數(shù)字集成門電路的使用

1.輸入端的擴(kuò)展①外接一個(gè)擴(kuò)展器與擴(kuò)展器74H61邏輯符號(hào)當(dāng)前60頁(yè)，總共75頁(yè)。②利用二極管與門和或門實(shí)現(xiàn)輸入端的擴(kuò)展與非擴(kuò)展或非擴(kuò)展適合CMOS門當(dāng)前61頁(yè)，總共75頁(yè)。2.多余輸入端的處理對(duì)于與門和與非門，多余的輸入端應(yīng)接高電平或和已經(jīng)使用的端相連；對(duì)于或門和或非門，多余的輸入端應(yīng)接低電平或和已經(jīng)使用的端相連。接高電平，可以直接通過電阻和電源相連或者接到高電平處；接低電平可直接接地，但也有其它的連接方式注意：①TTL門：根據(jù)門輸入級(jí)的特性，懸空、通過一個(gè)大電阻（大于）接地相當(dāng)于在輸入端加了一個(gè)高電平；通過一個(gè)小電阻（小于）接地相當(dāng)于在輸入端加了一個(gè)低電平；②CMOS門：為防止干擾破壞邏輯關(guān)系和損壞器件，CMOS門輸入端不能懸空。另外，由于CMOS門輸入端不取用電流，所以輸入端不管是通過大電阻還是通過小電阻接地，都相當(dāng)于在輸入端加了一個(gè)低電平當(dāng)前62頁(yè)，總共75頁(yè)。3.提高TTL門的帶負(fù)載能力①當(dāng)門電路所能提供的拉電流滿足不了負(fù)載的需要時(shí)，可以改變電路連接，將拉電流負(fù)載變成灌電流負(fù)載。如：一般的TTL在輸出高電平的時(shí)候，最大輸出電流約為0.4mA，而發(fā)光二極管正常工作時(shí)的電流約十多個(gè)毫安

拉電流iO灌電流iOTTL與非門輸出低電平時(shí)，發(fā)光二極管發(fā)光，發(fā)光二極管的工作電流由電源VCC提供，且TTL門電路的低電平最大輸出電流約為16mA左右，完全可以滿足正常工作要求。當(dāng)前63頁(yè)，總共75頁(yè)。②使門電路只承擔(dān)灌電流負(fù)載，而讓變換電路承擔(dān)所需的拉電流負(fù)載如：對(duì)TTL與非門而言，是一個(gè)拉電流負(fù)載，明顯負(fù)載過大，不能正常工作100mAβ=254mA當(dāng)TTL與非門輸出高電平時(shí)，D1截止，VCC經(jīng)R1、D2向三極管基極提供拉電流，TTL與非門提供的拉電流幾乎為零當(dāng)前64頁(yè)，總共75頁(yè)。4.TTL電路使用中的注意事項(xiàng)（1）TTL電路的電源電壓不能高于+5.5V，使用時(shí)不能將電源與“地”引線端顛倒錯(cuò)接，否則將因電流過大而將器件損壞;（2）電路的各輸入端不能直接與高于+5.5V、低于-0.5V的低內(nèi)阻電源連接，因?yàn)榈蛢?nèi)阻電源能提供較大電流而使器件過熱燒壞;（3）除了三態(tài)門和OC門外，不能將門電路的輸出端并聯(lián)使用，OC門線與時(shí)要合理選擇好上拉電阻;（4）輸出端不能與電源或“地”短路，否則會(huì)造成器件損壞，但可以通過電阻和電源相連，以提高輸出高電平。5.CMOS電路使用中的注意事項(xiàng)（1）存放時(shí)要屏蔽，一般放在金屬容器中，也可將引腳用金屬箔短路。（2）焊接時(shí)電烙鐵功率不能大于20W，烙鐵要有良好的接地線，最好利用烙鐵斷電后的余熱快速焊接。禁止在通電的情況下焊接當(dāng)前65頁(yè)，總共75頁(yè)。（3）測(cè)試時(shí)，如果信號(hào)源和電路板用兩組電源，則應(yīng)先接通電路板電源，斷電時(shí)應(yīng)先斷開信號(hào)源電源。即禁止在CMOS電路本身沒有接通電源的情況下輸入信號(hào)（4）多余輸入端絕對(duì)不能懸空，否則會(huì)因干擾破壞邏輯關(guān)系（5）輸入端連接長(zhǎng)線時(shí)，由于分布電容和分布電感的影響，容易構(gòu)成LC振蕩，使輸入保護(hù)二極管損壞。為此，必須在輸入端串接一個(gè)10~20KΩ的電阻RS分布電感和電容當(dāng)前66頁(yè)，總共75頁(yè)。（6）CMOS電路安裝在印刷電路板上時(shí)，各輸入端要接保護(hù)電阻，這樣可以避免線路板從機(jī)器中撥出時(shí)器件輸入端懸空。在裝接線路板時(shí)，應(yīng)先將其它元件安裝好后再插入CMOS器件，也是為防止CMOS器件輸入端懸空（7）為防止脈沖信號(hào)串入電源引起的低頻和高頻干擾，可在印刷電路板的電源和地之間并接10μF和0.1μF的兩個(gè)電容2.4.2兩類數(shù)字集成門電路的接口由于CMOS電路具有功耗低、單電源工作、電源電壓范圍寬、噪聲容限高等特點(diǎn)，作為邏輯集成電路使用可以說是最合適的。但是在大電流和超高速領(lǐng)域中，只使用CMOS電路是不行的，還要使用分立元件、晶體管電路及TTL電路等。所以在設(shè)計(jì)一個(gè)電路時(shí)，需要考慮不同器件之間的連接。當(dāng)前67頁(yè)，總共75頁(yè)。1.不同門之間的連接按邏輯要求，無(wú)論是TTL門驅(qū)動(dòng)CMOS門，還是CMOS門驅(qū)動(dòng)TTL門，驅(qū)動(dòng)門和負(fù)載門的電壓和電流關(guān)系應(yīng)滿足驅(qū)動(dòng)門負(fù)載門n負(fù)載輸入低電平電流IILmax的個(gè)數(shù)m負(fù)載輸入高電平電流IIHmax的個(gè)數(shù)當(dāng)前68頁(yè)，總共75頁(yè)。2.用TTL電路驅(qū)動(dòng)CMOS電路（1）用TTL電路驅(qū)動(dòng)4000系列和74HC系列的CMOS電路表2-3幾種TTL門和CMOS門的常用參數(shù)VOHmin(V)VOLmax

(V)IOHmax(mA)IOLmax

(mA)VIHmin

(V)VILmax(V)IIHmax

(uA)IILmax

(mA)tpd(ns)P(mW/門)TTL74系列2.40.4-0.41620.840-1.61010TTL74H系列2.40.4-0.52020.850-2.0622.5TTL74LS系列2.70.5-0.4820.820-0.4102CMOSCC4000系列4.60.05-0.510.513.51.50.1-0.0001450.005高速CMOS74HC系列4.40.1-443.51.350.1-0.0001180.0025高速CMOS74HCT系列4.40.1-4420.80.1-0.0001180.0025當(dāng)前69頁(yè)，總共75頁(yè)。解決方法①當(dāng)VCC=VDD時(shí)，采用接上拉電阻的方法上拉電阻當(dāng)TTL輸出高電平時(shí)，輸出級(jí)的推動(dòng)管T5截止，由于上拉電路VDD和RU的作用。輸出級(jí)的負(fù)載管T4也截止，故輸出高電平為當(dāng)前70頁(yè)，總共75頁(yè)。②當(dāng)VCC<<VDD時(shí)，CMOS的輸入高電平遠(yuǎn)大于