數(shù)電復(fù)習(xí)資料(含答案)期末考試

1 1 #數(shù)電復(fù)習(xí)資料（含答案）期末考試數(shù)電

第一章一、選擇題.以下代碼中為無(wú)權(quán)碼的為 。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼.以下代碼中為恒權(quán)碼的為 。A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼3．一位十六進(jìn)制數(shù)可以用位二進(jìn)制數(shù)來(lái)表示。A.1B.2 Cr^—D.164.十進(jìn)制數(shù)25用8421BCD碼表示為 。A.10101B.00100101C.100101 D.1010^5．在一個(gè)8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無(wú)符號(hào)整數(shù)是。C.（FF）A.(256)B.C.（FF）16D.(21505)10 10．與十進(jìn)制數(shù)（53.5）等值的數(shù)或代碼10為。B.(35.8)16B.(35.8)16C.(110101.1) D.(65.8442)1BCD28.矩形脈沖信號(hào)的參數(shù)有 。A.周期B.占空比C.脈寬D,掃描期8．與八進(jìn)制數(shù)(47.3)8等值的數(shù)為：A.(100111.011)2B.(27.6)16C.（27.3）16D.（100111.11）29.常用的BCD碼有0A.奇偶校驗(yàn)碼B.格雷碼C.8421碼口.東三碼10．與模擬電路相比，數(shù)字電路主要的優(yōu)點(diǎn)有。A.容易設(shè)計(jì) B.通用性強(qiáng)C.保密性好D.抗干擾能力強(qiáng)二、判斷題（正確打J,錯(cuò)誤的打X）1.方波的占空比為0.5。（）2.8421碼1001比0001大。（ ）3.數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài),二者無(wú)大小之分。（）4．格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）5．八進(jìn)制數(shù)（18）8比十進(jìn)制數(shù)（18）10小。（）6．當(dāng)傳送十進(jìn)制數(shù)5時(shí)，在8421奇校驗(yàn)碼的校驗(yàn)位上值應(yīng)為1。（）7．在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（）8.占空比的公式為：q=t/T,則周期T越大占空比q越小。（）w9．十進(jìn)制數(shù)（9）10比十六進(jìn)制數(shù)（9）16小。（）10．當(dāng)8421奇校驗(yàn)碼在傳送十進(jìn)制數(shù)（8）10時(shí)，在校驗(yàn)位上出現(xiàn)了1時(shí)，表明在傳送過(guò)程中出現(xiàn)了錯(cuò)誤。（）三、填空題.描述脈沖波形的主要參數(shù)

TOC\o"1-5"\h\z> o.數(shù)字信號(hào)的特點(diǎn)是在上和上都是斷續(xù)變化的，其高電平和低電平常用—和來(lái)表示。.分析數(shù)字電路的主要工具是 ,數(shù)字電路又稱作O.在數(shù)字電路中，常用的計(jì)數(shù)制除十進(jìn)制夕卜,還宥、 、O.常 用的BCD有 、 、 等。常用的可靠性代碼有\(zhòng)o"CurrentDocument".( 10110010.1011 )\o"CurrentDocument"2=()8=1 )16.(35.4)8=()2=()10=( )16=()8421BCD.(39.75)10=()2=( 卜=( )16.(5E.C)16=()2=()8=()10=()8421BCD.(01111000)8421bcd=)10=(_))16U!思考題1在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？2格雷碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼?3奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說(shuō)它是可2=()8)10=(_))16U!思考題1在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？2格雷碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼?3奇偶校驗(yàn)碼的特點(diǎn)是什么？為什么說(shuō)它是可靠性代碼？第一章答案一、選擇題CD2．AB3．C4．B5．CD6．ABCD7．ABC8．AB9．CD10．BCD二、判斷題1.V 2.X3.V4.V 5.X6.V 7.V 8.X9.X 10.V三、填空題幅度、周期、頻率、脈寬、上升時(shí)間、下降時(shí)間、占空比時(shí)間、幅值、1、0邏輯代數(shù)、邏輯電路二進(jìn)制、八進(jìn)制、十六進(jìn)制8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗(yàn)碼262.54B2.B11101.129.51D.8(00101001.0101)TOC\o"1-5"\h\z100111.1147.6 27.C1011110.11 136.6 94.75 (10010100.01110101)1001110 116 784E四、思考題1．因?yàn)閿?shù)字信號(hào)有在時(shí)間和幅值上離散的特點(diǎn)，它正好可以用二進(jìn)制的1和0來(lái)表示兩種不同的狀態(tài)。2．格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個(gè)特性使它在形成和傳輸過(guò)程中可能引起的錯(cuò)誤較少，因此稱之為可靠性代碼。3．奇偶校驗(yàn)碼可校驗(yàn)二進(jìn)制信息在傳送過(guò)程中1的個(gè)數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤。第二章（選擇、判斷共20題）一、選擇題以下表達(dá)式中符合邏輯運(yùn)算法則的A.C?C=C2B.1+1=10C.0<1D.A+1=1邏輯變量的取值1和0可以表示： 。A.開(kāi)關(guān)的閉合、斷開(kāi)B.電位的高、低一C.真與假D.電流的有、無(wú)當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合？A.nB.2nC.n2―L2n邏輯函數(shù)的表示方法中具有唯一性的是。A.真值表B.表達(dá)式C.邏輯圖D.卡諾圖F=A-+BD+CDE+D=BA.一D「+D_(A+D)(B+D)6.邏輯函數(shù)C. D.一A十B A十BA B.- C. -(A+B)D (A+D)(B+D)F= = oA.BB.AA十(A十B) 7．求一個(gè)邏輯函數(shù)F的對(duì)偶式，可將F中的。A.、”換成“+”“+”換成“/B.原變量換成反變量，反變量換成原變量C.變量不變D.常數(shù)中“0”換成“1”“1”換成“0"E.常數(shù)不變.A+BC=oA.A+BB.A+CC.(A+B)(A+C)D.B+C.在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0o

A.全部輸入是0 B.任一輸入是0C.僅一輸入是0 D.全部輸入是110．在何種輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。A.全部輸入是0—B.全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為1二、判斷題（正確打J,錯(cuò)誤的打X）1.邏輯變量的取值，1比0大。（）。2.異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）。3．若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（）。.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（）5．若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（）6．若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（）7．邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對(duì)偶式再作對(duì)偶變換也還原為它本身。（）8.邏輯函數(shù)8.邏輯函數(shù)Y=A+達(dá)式。（） "/+萬(wàn)C+B己已是最簡(jiǎn)與或表.因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B+AB成立，所以A+B=A+B成立:（）BA.對(duì)邏輯函數(shù)Y=A_+.B+_C+B.利用代入規(guī)則，令A(yù)=BCB代b入C得Y=BCB+靛B+BC+BC=BC+BC成立。（）三、填空題

1.邏輯代數(shù)又稱為輯關(guān)系有 、——常用的幾種1.邏輯代數(shù)又稱為輯關(guān)系有 、——常用的幾種導(dǎo)為、 、代數(shù)。最基本的邏、 三種。出■的邏輯運(yùn)算、、2.有3.有為4.是邏輯函數(shù)的常用表示方法、 、 。、 、 。摩根定律又稱邏輯代數(shù)的三個(gè)重要規(guī)則、、.邏輯函數(shù)F=-+B+-D的反函數(shù)邏輯代數(shù)的三個(gè)重要規(guī)則、、F .邏輯函數(shù)F=A(B+C)?1的對(duì)偶函數(shù)是 。.添加項(xiàng)公式AB+C+BC=AB+C的對(duì)偶式F= +A+B+C+D=ABCD.邏輯函數(shù)F=?-AB+AB+AB+AB ABCD+BCABCD+BC四、思考題1.邏輯代數(shù)與普通代數(shù)有何異同？2.邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？3.為什么說(shuō)邏輯等式都可以用真值表證明？4.對(duì)偶規(guī)則有什么用處？一、選擇題1.D2.ABCD3.D4.AD5.AC6.A7.ACD8.C9.D10.BCD二、判斷題1.X 2.J 3.V4.X.V.X 7.V 8.X 9．X 10．X三、填空題1．布爾與或非與非或非與或非同或異或2．邏輯表達(dá)式真值表邏輯圖3．交換律分配律結(jié)合律反演定律4．代入規(guī)則對(duì)偶規(guī)則反演規(guī)則5.AB(C+D)6?A+BC+07.(A+B)(_+C)(B+C)=(A+B)(_+C)A8.1 9.0 10.一= A+B?(C+D)?(B+C)四、思考題1.都有輸入、輸出變量，都有運(yùn)算符號(hào)，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有0和1兩種，而普通代數(shù)不限，且運(yùn)算符號(hào)所代表的意義不同。2．通常從真值表容易寫(xiě)出標(biāo)準(zhǔn)最小項(xiàng)表達(dá)式，從邏輯圖易于逐級(jí)推導(dǎo)得邏輯表達(dá)式，從與或表達(dá)式或最小項(xiàng)表達(dá)式易于列出真值表。3．因?yàn)檎嬷当砭哂形ㄒ恍浴?．可使公式的推導(dǎo)和記憶減少一半，有時(shí)可利于將或與表達(dá)式化簡(jiǎn)。第三章（選擇、判斷共20題）一、選擇題.三態(tài)門(mén)輸出高阻狀態(tài)時(shí)， 是正確的說(shuō)法。A.用電壓表測(cè)量指針不動(dòng)8.相當(dāng)于懸空C.電壓不高不低 D.測(cè)量電阻指針不動(dòng).以下電路中可以實(shí)現(xiàn)“線與”功能的有。A.與非門(mén)B.三態(tài)輸出門(mén)C.集電極開(kāi)路門(mén)D.漏極開(kāi)路門(mén).以下電路中常用于總線應(yīng)用的有 。A.TSL門(mén)B.OC門(mén) C.漏極開(kāi)路門(mén)D.CMOS與非門(mén).邏輯表達(dá)式Y(jié)=AB可以用實(shí)現(xiàn)。C.正與門(mén)A.正或門(mén)B.正非門(mén)C.正與門(mén)D.負(fù)或門(mén).TTL電路在正邏輯系統(tǒng)中，以下各種輸入中相當(dāng)于輸入邏輯“1”。A.懸空一 B.通過(guò)電阻7k。接電源C.通過(guò)電阻2.7k。接地D.通過(guò)電阻510。接地.對(duì)于TTL與非門(mén)閑置輸入端的處理，可以。A.接電源B.通過(guò)電阻3k。接電源C.接地D.與有用輸入端并聯(lián).要使TTL與非門(mén)工作在轉(zhuǎn)折區(qū)，可使輸入端對(duì)地外接電阻RI_。AyRON B.VRoff C.Roff〈RIVRonD.ROFF.三極管作為開(kāi)關(guān)使用時(shí)，要提高開(kāi)關(guān)速度，可。B.增加飽和深度D.B.增加飽和深度D.采用抗飽和三C.采用有源泄放回路極管.CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是。A.微功耗B.高速度一匚高抗干擾能力D.電源范圍寬.與CT4000系列相對(duì)應(yīng)的國(guó)際通用標(biāo)準(zhǔn)型號(hào)為。CT74S肖特基系列CT74S肖特基系列CT74LS低功耗肖特基系列C.CT74L低功耗系列D.CT74H高速系列二、判斷題（正確打J,錯(cuò)誤的打X）．TTL與非門(mén)的多余輸入端可以接固定高電平。（ ）.當(dāng)TTL與非門(mén)的輸入端懸空時(shí)相當(dāng)于輸入為邏輯1。（ ）3．普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（）.兩輸入端四與非門(mén)器件74LS00與7400的邏輯功能完全相同。（）.CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。（）6．三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）TTL集電極開(kāi)路門(mén)輸出為1時(shí)由外接電源和電阻提供輸出電流。（）.一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（）.CMOSOD門(mén)（漏極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（）.TTLOC門(mén)（集電極開(kāi)路門(mén)）的輸出端可以直接相連，實(shí)現(xiàn)線與。（）三、填空題1.集電極開(kāi)路門(mén)的英文縮寫(xiě)為門(mén)，工作時(shí)必須外加和「一2.OC門(mén)稱為 門(mén)，多個(gè)OC門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)功能。3．TTL與非門(mén)電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)、區(qū)。4．國(guó)產(chǎn)TTL電” 相當(dāng)于于國(guó)際5N54/第三章答案一、選擇題1ABD2CD3A4CD5ABC6ABD7C8ACD9ACD10B二、判斷題1.V2.J 3.J 4.JVX7.V 8.X 9.V 10.V三、填空題1.OC電源負(fù)載2.集電極開(kāi)路門(mén)線與3.飽和區(qū)轉(zhuǎn)折區(qū)線性區(qū)截止區(qū)4.CT4000低功耗肖特基第四章（選擇、判斷共25題）一、選擇題TOC\o"1-5"\h\z1.N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。 A.N-1B.N C.N+1D.2N2.在下列觸發(fā)器中，有約束條件的是 。

A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/F3．一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有個(gè)穩(wěn)態(tài)。A.0 B.1 C.2 D.3E.44．存儲(chǔ)8位二進(jìn)制信息要個(gè)觸發(fā)器。A.2B.3C.4D.8A.2B.3C.4D.85.對(duì)于T觸發(fā)器，若原態(tài)Qn=0,欲使新態(tài)Qn+i=1，應(yīng)使輸入1二。TOC\o"1-5"\h\zA.0B.1 C.Q D..Q6.對(duì)于T觸發(fā)器，若原態(tài)Qn=1,欲使新態(tài)Qn+1=1,應(yīng)使輸入1二。A.0B.1 C.Q D..QD._Q則可完成.對(duì)于D觸發(fā)器，欲使Qn+1=Qn，D._Q則可完成A.0 B.1 C.Q.對(duì)于JK觸發(fā)器，若J=K,觸發(fā)器的邏輯功能。A.RS/B.DC.TA.RS/B.DC.TD.T.欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端。A.J=K=0B.J=Q,KT C.J=_,K=QD.J=Q,K=0E.J=0QK=_ qQ.欲使JK觸發(fā)器按Qn+i=-n工作，可使JK觸發(fā)器的輸入端oQ

A.J=K=1 B.J=Q,K=- C.J=_,K=QD.J=Q,K=1 E.J=1,QK=QQ.欲使JK觸發(fā)器按Qn+i=0工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1 E.J=K=1.欲使JK觸發(fā)器按Q口+1=1工作，可使JK觸發(fā)器的輸入端。A.J=K=1B.J=1,K=0C.J=K=.D.J=K=0E.J=_,K=0QQ13.欲使13.欲使D觸發(fā)器按Qn+i=入D=。工作，應(yīng)使輸A.0 B.1 C.QD._Q14.下列觸發(fā)器中，克服了空翻現(xiàn)象的有 。A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15.下列觸發(fā)器中，沒(méi)有約束條件的是。A.基本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16.描述觸發(fā)器的邏輯功能的方法有。A.狀態(tài)轉(zhuǎn)換真值表B.特性方程 C.狀態(tài)轉(zhuǎn)換圖D.狀態(tài)轉(zhuǎn)換卡諾圖17.為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 。

A.J=D,K=_B.K=D,J=-C.J=K=DD.J=K=.D DD18.邊沿式D18.邊沿式D觸發(fā)器是一種路。穩(wěn)態(tài)電A.無(wú)B.單C,雙口.多二、判斷題（正確打J,錯(cuò)誤的打X）.D觸發(fā)器的特性方程為Qn+1=D,與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。（）.RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）.同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）4主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（）若要實(shí)現(xiàn)一個(gè)可暫停的一位二進(jìn)制計(jì)數(shù)器，控制信號(hào)A=0計(jì)數(shù)，A=1保持，可選用T觸發(fā)器，且令T=A。（）由兩個(gè)TTL或非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。7對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)」=心1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（）三、填空題1．觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要一個(gè)觸發(fā)器。.一個(gè)基本試觸發(fā)器在正常工作時(shí)，它的約束條件是l+S=1,則它不允許輸入S=且R=的信號(hào)。。 -.觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為 ，0狀態(tài)為 ，可見(jiàn)觸發(fā)器的狀態(tài)指的是 端的狀態(tài)。.一個(gè)基本RS觸發(fā)器在正常工作時(shí)，不允許輸入R=S=1的信號(hào)，因此它的約束條件是 。.在一個(gè)CP脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的，觸發(fā)方式為 式或式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。 ——第四章答案一、選擇題1B2C3C4D5BD6AD7C8C9ABDE10ACDE11BCD12BCE13D14ABD15D16ABCD17A18C二、判斷題LX2.J 3.V4.V5.X6.X7.X三、填空題1.282.00 3.Q=1、Q=0 Q=0、Q=1 Q4.RS=05.空翻主從式邊沿式第五章（選擇、判斷共15題）一、選擇題.脈沖整形電路有 。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.555定時(shí)器.多諧振蕩器可產(chǎn)生。A.正弦波B.矩形脈沖 C.三角波D.鋸齒波.石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是 。A.速度高B.電路簡(jiǎn)單 C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭.TTL單定時(shí)器型號(hào)的最后幾位數(shù)字為。A.555 B.556 C.7555D.7556.555定時(shí)器可以組成。A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.JK觸發(fā)器.用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO外接10V電壓時(shí)，回差電壓為。A.3.33VB.5VC.6.66VD.10V 7.以下各電路中，可以產(chǎn)生脈沖定時(shí)。 人.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)D.石英晶體多諧振蕩器二、判斷題（正確打J,錯(cuò)誤的打X）1.施密特觸發(fā)器可用于將三角波變換成正弦波。（）2.施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。（）3.多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（）4.石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）5.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）.單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間t表示，與電路中RC成正比。（）W.采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時(shí)，若在觸發(fā)器進(jìn)入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時(shí)間的基礎(chǔ)上再展寬tW。（）.施密特觸發(fā)器的正向閾值電壓一定大于負(fù)向閾值電壓。（）三、填空題1．555定時(shí)器的最后數(shù)碼為555的是產(chǎn)品，為7555的是產(chǎn)品?！?施密特觸發(fā)器具有 現(xiàn)象，又稱TOC\o"1-5"\h\z特性；單穩(wěn)觸發(fā)器最重— ——要的參數(shù)為 。.常見(jiàn)的脈沖產(chǎn)生電路有 ，常見(jiàn)的脈沖整形電路有 。.為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入態(tài)。第五章答案一、選擇題1．BC2．B3．C4．A5．ABC6．B7．B二、判斷題LX 2.J 3.V4.X.X6.V7.X8.V三、填空題TTLCMOS回差電壓滯后脈寬多諧振蕩器單穩(wěn)態(tài)觸發(fā)器施密特觸發(fā)器石英晶體暫穩(wěn)態(tài)第六章（選擇、判斷共25題）一、選擇題1．下列表達(dá)式中不存在競(jìng)爭(zhēng)冒險(xiǎn)的有。\A.Y=_+AB B.Y=AB+萬(wàn)CC.Y=ABC+ABD.K^（a/t）.若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為位。A.5 B.6 C.10D.50.一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有個(gè)。

A.1D.16B.2A.1D.16B.2C.44.下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù)式有。C.E.A.—―C.E.A.—―F=BC+AC+ABF=AC+BC+AB+ABF=BC+AC+AB+ABD.B..F=AC+BC+ABF=BC+AC+AB+BC+AB+AC.函數(shù)一一，當(dāng)變量的取值為時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。 A.B=C=1 B.B=C=0 C.A=1，C=0D.A=0，B=0.四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達(dá)式TOC\o"1-5"\h\z為Y= 。A.--1IB.-- C.-D.A1A0X0+A1A0X1+A1A0X2+A1A0X3 A1A0X0 5A1A0X37.一個(gè)8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有個(gè)。A.1 B.2 C.3D.4 E.88．在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器D.寄存器9．八路數(shù)據(jù)分配器，其地址輸入端有個(gè)。 一A.1 B.2D.4 E.8C.3A.1 B.2D.4 E.8C.310．組合邏輯電路消除競(jìng)爭(zhēng)冒險(xiǎn)的方法有。人7＞改邏輯設(shè)計(jì) B.在輸出端接入濾波電容C.后級(jí)加緩沖電路D.屏蔽輸入信號(hào)的尖峰干擾．101鍵盤(pán)的編碼器輸出位二進(jìn)制代碼。A.2D.8B.6A.2D.8B.6C.7.用三線-八線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)。TOC\o"1-5"\h\zA. =1, 一=D, ——=0 B. =1,~一=D, ——=DSTa STb stc sta STb stcC. =1, —=0, —=D D. =D,—=0, —=0STa STb STc STa STb STc13.以下電路,加適當(dāng)輔助門(mén)電路,適于實(shí)現(xiàn)單輸出組合邏輯電路。——14.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)A.二進(jìn)制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比較器D.七段顯示譯碼器14.用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=—,應(yīng)使B.D0=D2=1,A1A0+AB.D0=D2=1,A.D=D=0,D=D=1D1=D03=02 13C.D0=DC.D0=D1=0,D=D0=0123D2=D3=1D.D0=D1=1,15.用三線-八線譯碼器74LS138和輔助門(mén)電路實(shí)現(xiàn)邏輯函數(shù)Y=--,應(yīng)。A2+A2Al A.用與非門(mén)，Y=_= B.用與門(mén)，Y二一Y0Y1Y4Y5Y6Y7 Y2Y3D.用或門(mén)，C.用或門(mén)，D.用或門(mén)，Y= +4弓+彳+E+匕+弓+石二、判斷題（正確打J,錯(cuò)誤的打X）.優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（）.編碼與譯碼是互逆的過(guò)程。（）.二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路。（）.液晶顯示器的優(yōu)點(diǎn)是功耗極小、工作電壓低。（）.液晶顯示器可以在完全黑暗的工作環(huán)境中使用。（）.半導(dǎo)體數(shù)碼顯示器的工作電流大，約10mA左右，因此，需要考慮電流驅(qū)動(dòng)能力問(wèn)題。（）.共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來(lái)驅(qū)動(dòng)。（）.數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過(guò)程。（）.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（）.組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（）三、填空題1．半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共接法和共接法。2.對(duì)于共陽(yáng)接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 電平驅(qū)動(dòng)的七段顯示譯碼器。消除竟?fàn)幟半U(xiǎn)的方第六章答案一、選擇題CD2．B3．C4．D5．ACD6．A7．E8．D9．C10．AB11．C12．ABC13．AB14．A15．AB二、判斷題LX 2.J 3.V4.J.X.V 7.V 8.V 9．X 10．X三、填空題1陰陽(yáng)2低電平3修改邏輯設(shè)計(jì)接入濾第七章（選擇、判斷共30題）一、選擇題1同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是 ^A.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。2．把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得進(jìn)制計(jì)數(shù)器。A.4 B.5 C.9D.20士下列邏輯電路中為時(shí)序邏輯電路的是'\一 。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為 的計(jì)數(shù)器。A.N B.2NTOC\o"1-5"\h\zC.N2 D.2NN個(gè)觸發(fā)器可以構(gòu)成能寄存位二進(jìn)制數(shù)碼的寄存器。 A.N-1 B.N C.N+1D.2N五個(gè)D觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，其計(jì)數(shù)長(zhǎng)度為 ^A.5、 B.10 C.25D.327．同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者。A.沒(méi)有觸發(fā)器 B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)一位8421BCD碼計(jì)數(shù)器至少需要個(gè)觸發(fā)器。A.3 B.4 C.5D.10

9.欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用級(jí)觸發(fā)器。 TOC\o"1-5"\h\zA.2 B.3 C.4D.810．8位移位寄存器，串行輸入時(shí)經(jīng)個(gè)脈沖后，8位數(shù)碼全部移入寄存器中—.1B.2 C.4 D.811．用二進(jìn)制異步計(jì)數(shù)器從0做加法，計(jì)到十進(jìn)制數(shù)178，則最少需要個(gè)觸發(fā)器。A.2 B.6 —Cr^D.8 E.1012．某電視機(jī)水平-垂直掃描發(fā)生器需要一個(gè)分頻器將31500H的脈沖轉(zhuǎn)換為60H的脈沖，欲構(gòu)成此分頻器至少需要Z個(gè)觸發(fā)器。 A.10 B.60D.31500A.10 B.60D.31500C.52513．某移位寄存器的時(shí)鐘脈沖頻率為100KH,欲將存放在該寄存器中的數(shù)左移8位，Z完成該操作需要 時(shí)間。A.10USB.80USCT100uSD.800ms14.若用JK觸發(fā)器來(lái)實(shí)現(xiàn)特性方程為Qn+1.AQn+AB，則JK端的方程為。+C.,A+bC.,A+bK=ABD.J^+f,K=AB abAB15．要產(chǎn)生10個(gè)順序脈沖，若用四位雙向移位寄存器CT74LS194來(lái)實(shí)現(xiàn)，需要片。A.3 B.4 C.5D.1016．若要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用個(gè)觸發(fā)器。A.2 B.3 Ct^D.10二、判斷題（正確打J,錯(cuò)誤的打X）1．同步時(shí)序電路由組合電路和存儲(chǔ)器兩部分組成。（ ）2．組合電路不含有記憶功能的器件。（ ）3．時(shí)序電路不含有記憶功能的器件。（）4.同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）5．異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（）6.環(huán)形計(jì)數(shù)器在每個(gè)時(shí)鐘脈沖CP作用時(shí)，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（）7．環(huán)形計(jì)數(shù)器如果不作自啟動(dòng)修改，則總有孤立狀態(tài)存在。（）8．計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（）9．計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)。（）10.D觸發(fā)器的特征方程Qn+i=D,而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。（ ）.在同步時(shí)序電路的設(shè)計(jì)中，若最簡(jiǎn)狀態(tài)表中的狀態(tài)數(shù)為2n,而又是用N級(jí)觸發(fā)器來(lái)實(shí)現(xiàn)其電路，則不需檢查電路的自啟動(dòng)性。（）.把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。（）13.同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（）14.利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）三、填空題1．寄存器按照功能不同可分為兩類：寄存器和寄存器。.數(shù)字電路按照是否有記憶功能通常可分為兩類： 、 。.由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個(gè)順序脈沖。.時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為時(shí)序電路和時(shí)序電路?！? 第七章答案一、選擇題1A2D3C4D5B6A7B8B9B10D11D12A13B14AB15A16C二、判斷題1.V2.V3.V4.V5.X6.X7.V8.X9.X10.X11.V12.X13.X14.V

三、填空題1.移位數(shù)碼2.組合邏輯電路 時(shí)序邏輯電路3.44.同步異步第八章（選擇、判斷共20題）一、選擇題.一個(gè)無(wú)符號(hào)8位數(shù)字量輸入的口人^其分辨率為位。A.1 B.3 C.4D.8.一個(gè)無(wú)符號(hào)10位數(shù)字輸入的DAC,其輸出電平的級(jí)數(shù)為^A.4 B.10 C.1024D.210.一個(gè)無(wú)符號(hào)4位權(quán)電阻DAC,最低位處的電阻為40KQ,則最高位處電阻為 。A.4KQB.5KQ C.10KQ一D.20KQ4.4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有種。TOC\o"1-5"\h\zA.1 B.2 C.4D.85．為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率和輸入模擬信號(hào)的最高頻率 的關(guān)系是^ ^于ImaxA.三B.< C.三2Dfs<^Dfs<^2Imaxfs fImaxfsfImaxfsfImax6．將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過(guò)程稱為。A.采樣—B.量化 C.保持D.編碼7．用二進(jìn)制碼表示指定離散電平的過(guò)程稱為^A.采樣—B.量化 C.保持D.編碼8．將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過(guò)程稱為。A.采樣B.量化 C.保持D.編碼9.若某ADC取量化單位△［，并規(guī)定對(duì)8VREF于輸入電壓，在0WV1時(shí)，認(rèn)為輸入uI uI8REF的模擬電壓為0V,輸出的二進(jìn)制數(shù)為000,則5 <V6時(shí)，輸出的二進(jìn)制數(shù)8VREFuI8VREF為。A.001 B.101 C.110D.11110.以下四種轉(zhuǎn)換器，是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。 A.并聯(lián)比較型B.逐次逼近型C.雙積分型D.施密特觸發(fā)器二、判斷題(正確打J,錯(cuò)誤的打X)1權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電路簡(jiǎn)單且便于集成工藝制造，因此被廣泛使用。()2D/A轉(zhuǎn)換器的最大輸出電壓的絕對(duì)值可達(dá)到基準(zhǔn)電壓VREF。()3D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。()4D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。()5A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化單位△越小。()6A/D轉(zhuǎn)換過(guò)程中，必然會(huì)出現(xiàn)量化誤差。()7A/D轉(zhuǎn)換器的二進(jìn)制數(shù)的位數(shù)越多，量化級(jí)分得越多，量化誤差就可以減小到0。()8一個(gè)N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較，需要N+2個(gè)時(shí)鐘脈沖。()9雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。()10采樣定理的規(guī)定，是為了能不失真地恢復(fù)原模擬信號(hào)，而又不使電路過(guò)于復(fù)雜。()三、填空題1．將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要經(jīng)過(guò) 、第八章答案一、選擇題1.D2.CD3.B4.B5.C6.A7.D8.B9.B10.A二、判斷題1.X2.X3.V4.J 5.J6.J7.X 8.V9.V 10.V三、填空題.采樣保持量化編碼第九章（選擇、判斷共25題）一、選擇題.一個(gè)容量為1KX8的存儲(chǔ)器有 個(gè)存儲(chǔ)單元。 A.8B.8K C.8000D.8192.要構(gòu)成容量為4KX8的RAM,需要片容量為256X4的RAM。 TOC\o"1-5"\h\zA.2 B.4 C.8D.32.尋址容量為16KX8的RAM需要根地址線。 A.4 B.8 C.14 D.16E.16K.若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線加位線）共有 條。A.8B.16 C7^2D.2565．某存儲(chǔ)器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲(chǔ)器的容量為。A.8X3B.8KX8 C.256X-8 D.256X2566.采用對(duì)稱雙地址結(jié)構(gòu)尋址的1024X1的存儲(chǔ)矩陣有 。A.10行10夙—B7^行5列 C.32行32列D.1024行1024列.隨機(jī)存取存儲(chǔ)器具有功能。A.讀/寫(xiě)B(tài).無(wú)讀/寫(xiě)C.只讀D.只寫(xiě).欲將容量為128X1的RAM擴(kuò)展為1024X8,則需要控制各片選端的輔助譯碼器的輸出端數(shù)為^A.1 B72 C.3D.89.欲將容量為256X1的RAM擴(kuò)展為1024X8,則需要控制各片選端的輔助譯碼器的輸入端數(shù)為 0A.4B.2C.3D.8 .只讀存儲(chǔ)器ROM在運(yùn)行時(shí)具有功能。 A.讀/無(wú)寫(xiě)B(tài).無(wú)讀/寫(xiě)C.讀/寫(xiě)D.無(wú)讀/無(wú)寫(xiě).只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容 。A.全部改變B.全部為0C.不可預(yù)料D.保持不變.隨機(jī)存取存儲(chǔ)器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容。A.全部改變B.全部為1C.不確定 D.保持不變.一個(gè)容量為512X1的靜態(tài)RAM具有。A.地址線9根，數(shù)據(jù)線1根 B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根 D.地址線9根，數(shù)據(jù)線512根.用若干RAM實(shí)現(xiàn)位擴(kuò)展時(shí)，其方法是將相應(yīng)地并聯(lián)在一起。A.地址線B.數(shù)據(jù)線C.片選信號(hào)線 D.讀/寫(xiě)線.PROM的與陳列（地址譯碼器）是 。A.全譯碼可編程陣列 B.全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列一、判斷題（正確打J,錯(cuò)誤的打X）.實(shí)際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存