邏輯門電路與觸發(fā)器

邏輯門電路與觸發(fā)器第一頁，共七十三頁，2022年，8月28日與非門的邏輯功能：輸入有“0”，輸出為“1”輸入全為“1”，輸出才為“0”F1=AB或非門的邏輯功能：輸入有“1”，輸出為“0”輸入全為“0”，輸出才為“1”F2=A+B異或門的邏輯功能：輸入相同，輸出為“0”輸入不同，輸出為“1”ABF=1F=AB知識回顧第二頁，共七十三頁，2022年，8月28日F1=ABF2=A+BABF=1F=AB？內(nèi)部電路是什么樣的，如何實現(xiàn)相應的邏輯功能？內(nèi)部電路不同，邏輯功能相同，如何正確使用？？知識回顧第三頁，共七十三頁，2022年，8月28日集成門電路和觸發(fā)器等邏輯器件是實現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎。隨著微電子技術的發(fā)展，人們把實現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導體材料小片上，并封裝在一個殼體中，通過引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱為集成電路芯片。

采用集成電路進行數(shù)字系統(tǒng)設計的優(yōu)點：可靠性高、可維護性好、功耗低、成本低等優(yōu)點，可以大大簡化設計和調(diào)試過程。第四頁，共七十三頁，2022年，8月28日本章知識要點:●半導體器件的開關特性；●邏輯門電路的功能、外部特性及使用方法；●常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。第五頁，共七十三頁，2022年，8月28日

數(shù)字集成電路通常按照所用半導體器件的不同或者根據(jù)集成規(guī)模的大小進行分類。一、根據(jù)所采用的半導體器件進行分類

根據(jù)半導體器件，數(shù)字集成電路可以分為兩大類。

1.雙極型集成電路：采用雙極型半導體器件作為元件。主要特點是速度快、負載能力強，但功耗較大、集成度較低。2.單極型集成電路(又稱為MOS集成電路):

采用金屬-氧化物半導體場效應管(MetelOxideSemiconductorFieldEffectTransister)作為元件。主要特點是結(jié)構(gòu)簡單、制造方便、集成度高、功耗低，但速度較慢。3.1數(shù)字集成電路的分類第六頁，共七十三頁，2022年，8月28日雙極型集成電路又可進一步可分為：

TTL(TransistorTransistorLogic)電路；

ECL(EmitterCoupledLogic)電路；

I2L(IntegratedInjectionLogic)電路。

TTL電路的“性能價格比”最佳，應用最廣泛。

MOS集成電路又可進一步分為：

PMOS(P-channelMetelOxideSemiconductor)；

NMOS(N-channelMetelOxideSemiconductor)；

CMOS(ComplementMetalOxideSemiconductor)。

CMOS電路應用較普遍，因為它不但適用于通用邏電路的設計，而且綜合性能最好。第七頁，共七十三頁，2022年，8月28日第八頁，共七十三頁，2022年，8月28日第九頁，共七十三頁，2022年，8月28日第十頁，共七十三頁，2022年，8月28日二、根據(jù)集成電路規(guī)模的大小進行分類通常根據(jù)一片集成電路芯片上包含的邏輯門個數(shù)或元件個數(shù)，分為SSI、MSI、LSI、VLSI。1.SSI(SmallScaleIntegration)小規(guī)模集成電路:

邏輯門數(shù)小于10門(或元件數(shù)小于100個)；

2.MSI(MediumScaleIntegration)中規(guī)模集成電路:

邏輯門數(shù)為10門～99門(或元件數(shù)100個～999個)；

3.LSI(LargeScaleIntegration)大規(guī)模集成電路:邏輯門數(shù)為100門～9999門(或元件數(shù)1000個～99999個)；

4.VLSI(VeryLargeScaleIntegration)超大規(guī)模集成電路:邏輯門數(shù)大于10000門(或元件數(shù)大于100000個)。第十一頁，共七十三頁，2022年，8月28日

數(shù)字電路中的晶體二極管、三極管和MOS管等器件一般是以開關方式運用的，其工作狀態(tài)相當于相當于開關的“接通”與“斷開”。數(shù)子系統(tǒng)中的半導體器件運用在開關頻率十分高的電路中(通常開關狀態(tài)變化的速度可高達每秒百萬次數(shù)量級甚至千萬次數(shù)量級)，研究這些器件的開關特性時，不僅要研究它們的靜止特性，而且還要分析它們的動態(tài)特性。

靜態(tài)特性是指二極管在導通和截止兩種穩(wěn)定狀態(tài)下的特性。3.2.1晶體二極管的開關特性一、靜態(tài)特性

3.2半導體器件的開關特性第十二頁，共七十三頁，2022年，8月28日典型二極管的靜態(tài)特性曲線(又稱伏安特性曲線)：第十三頁，共七十三頁，2022年，8月28日1.正向特性

門檻電壓(VTH)：使二極管開始導通的正向電壓，又稱為閾值電壓(一般鍺管約0.1V，硅管約0.5V)。★正向電壓VD≤VTH

：管子截止，電阻很大、正向電流IF

接近于0，二極管類似于開關的斷開狀態(tài)；★正向電壓VD=VTH

：管子開始導通，正向電流IF開始上升；★正向電壓VD

＞VTH(一般鍺管為0.3V，硅管為0.7V)：管子充分導通，電阻很小，正向電流IF

急劇增加，二極管類似于開關的接通狀態(tài)。使二極管充分導通的電壓為導通電壓，用VF表示。第十四頁，共七十三頁，2022年，8月28日

2．反向特性

二極管在反向電壓VR

作用下，處于截止狀態(tài)，反向電阻很大，反向電流IR

很?。▽⑵浞Q為反向飽和電流，用

IS

表示，通?？珊雎圆挥嫞?，二極管的狀態(tài)類似于開關斷開。而且反向電壓在一定范圍內(nèi)變化基本不引起反向電流的變化。注意事項：●

正向?qū)〞r可能因電流過大而導致二極管燒壞。組成實際電路時通常要串接一只電阻R，以限制二極管的正向電流；

●

反向電壓超過某個極限值時，將使反向電流IR突然猛增，致使二極管被擊穿（通常將該反向電壓極限值稱為反向擊穿電壓VBR），一般不允許反向電壓超過此值。第十五頁，共七十三頁，2022年，8月28日二極管組成的開關電路圖如圖（a）所示。二極管導通狀態(tài)下的等效電路如圖(b)所示，截止狀態(tài)下的等效電路如圖(c)所示，圖中忽略了二極管的正向壓降。

二極管開關電路及其等效電路DU0RR斷開R關閉(a)(b)(c)

由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它當作開關使用。第十六頁，共七十三頁，2022年，8月28日二、動態(tài)特性

二極管的動態(tài)特性是指二極管在導通與截止兩種狀態(tài)轉(zhuǎn)換過程中的特性，它表現(xiàn)在完成兩種狀態(tài)之間的轉(zhuǎn)換需要一定的時間。為此，引入了反向恢復時間和開通時間的概念。1.反向恢復時間

反向恢復時間：二極管從正向?qū)ǖ椒聪蚪刂顾枰臅r間稱為反向恢復時間。第十七頁，共七十三頁，2022年，8月28日2.開通時間

開通時間：二極管從反向截止到正向?qū)ǖ臅r間稱為開通時間。

二極管的開通時間很短，對開關速度影響很小，相對反向恢復時間而言幾乎可以忽略不計。第十八頁，共七十三頁，2022年，8月28日

晶體三極管由集電結(jié)和發(fā)射結(jié)兩個PN結(jié)構(gòu)成。根據(jù)兩個PN結(jié)的偏置極性，三極管有截止、放大、飽和3種工作狀態(tài)。一、靜態(tài)特性3.2.2晶體三極管的開關特性

在數(shù)字邏輯電路中，三極管相當于一個由基極信號控制的無觸點開關，其作用對應于觸點開關的“閉合”與“斷開”。

電路在三極管截止與飽和狀態(tài)下的等效電路如下:第十九頁，共七十三頁，2022年，8月28日

晶體三極管在截止與飽和這兩種穩(wěn)態(tài)下的特性稱為三極管的靜態(tài)開關特性。第二十頁，共七十三頁，2022年，8月28日

晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的動態(tài)特性。

三極管的開關過程和二極管一樣，管子內(nèi)部也存在著電荷的建立與消失過程。因此，兩種狀態(tài)的轉(zhuǎn)換也需要一定的時間才能完成。二、動態(tài)特性第二十一頁，共七十三頁，2022年，8月28日

1．開通時間（ton

）

開通時間：三極管從截止狀態(tài)到飽和狀態(tài)所需要的時間。

2.關閉時間

（toff

）

關閉時間：三極管從飽和狀態(tài)到截止狀態(tài)所需要的時間。開通時間ton和關閉時間toff是影響電路工作速度的主要因素。第二十二頁，共七十三頁，2022年，8月28日一、靜態(tài)特性

MOS管作為開關元件，同樣是工作在截止或?qū)▋煞N狀態(tài)。MOS管是電壓控制元件，主要由柵源電壓vGS決定其工作狀態(tài)。

工作特性如下：

當VGS＜開啟電壓VTN時：MOS管工作在截止區(qū)，輸出電壓vDS≈VDD，MOS管處于“斷開”狀態(tài);

當VDS≥VGS－VTN時：MOS管工作在導通區(qū)，輸出電壓vDS≈0V，MOS管處于“接通”狀態(tài)。3.2.3MOS管的開關特性第二十三頁，共七十三頁，2022年，8月28日二、動態(tài)特性

MOS管本身導通和截止時電荷積累和消散的時間很小。動態(tài)特性主要取決于電路中雜散電容充、放電所需的時間。

為了提高MOS器件的工作速度，引入了CMOS電路。

在CMOS電路中，由于充電電路和放電電路都是低阻電路，因此，其充、放電過程都比較快，從而使CMOS電路有較高的開關速度。第二十四頁，共七十三頁，2022年，8月28日基本和常用門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。邏輯0和1：電子電路中用高、低電平來表示。邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。簡稱門電路。3.3邏輯門電路第二十五頁，共七十三頁，2022年，8月28日3.3邏輯門電路實現(xiàn)基本邏輯運算和常用復合邏輯運算的邏輯器件統(tǒng)稱為邏輯門電路，它們是組成數(shù)字系統(tǒng)的基本單元電路。

學習時應重點掌握集成邏輯門電路的功能和外部特性，以及器件的使用方法。對其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解。第二十六頁，共七十三頁，2022年，8月28日Y=AB1、二極管與門第二十七頁，共七十三頁，2022年，8月28日Y=A+B2、二極管或門第二十八頁，共七十三頁，2022年，8月28日①uA＝0V時，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時，三極管導通?；鶚O電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時的基極電流為：3、三極管非門第二十九頁，共七十三頁，2022年，8月28日CMOS邏輯門電路1．CMOS非門VOVIVDDTPTN設VDD＞（VTN+|VTP|），且VTN=|VTP|（1）當Vi=0V時，TN截止，

TP導通。輸出VO≈VDD。（2）當Vi=VDD時，TN導通，

TP截止，輸出VO≈0V。增強型場效應管第三十頁，共七十三頁，2022年，8月28日CMOS與非門和或非門電路與非門或非門FVDDTP2TP1TN1TN2ABTN1TN2TP1TP2VDDFAB第三十一頁，共七十三頁，2022年，8月28日2.CMOS傳輸門第三十二頁，共七十三頁，2022年，8月28日CMOS邏輯門電路的系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）與TTL兼容的高速CMOS——HCT系列。第三十三頁，共七十三頁，2022年，8月28日CMOS邏輯門電路主要參數(shù)的特點（1）VOH（min）=VDD；VOL（max）=0。所以CMOS門電路的邏輯擺幅（即高低電平之差）較大。（2）閾值電壓Vth約為VDD/2。ViH（min）=VDD/2（3）其高、低電平噪聲容限約VDD/2。（4）CMOS電路的功耗很小，一般小于1mW/門；（5）因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，達50第三十四頁，共七十三頁，2022年，8月28日速度功耗噪聲容限扇出系數(shù)集成度

TTL快大小小低

CMOS慢小大大高

CMOS門電路功耗低，扇出數(shù)大，噪聲容限大，開關速度與TTL接近，易大規(guī)模集成，已成為數(shù)字集成電路的發(fā)展方向。第三十五頁，共七十三頁，2022年，8月28日

TTL(TransistorTransistorLogic)電路是晶體管-晶體管邏輯電路的簡稱。

TTL電路的功耗大、線路較復雜，使其集成度受到一定的限制，故廣泛應用于中小規(guī)模邏輯電路中。3.3.1TTL集成邏輯門電路第三十六頁，共七十三頁，2022年，8月28日第三十七頁，共七十三頁，2022年，8月28日

TTL與非門的主要外部特性參數(shù)有輸出邏輯電平、開門電平、關門電平、扇入系數(shù)、扇出系數(shù)、平均傳輸時延和空載功耗等。

(2)輸出低電平VOL：輸出低電平VoL是指輸入全為高電平時的輸出電平。VOL的典型值是0.3V。輸出高電平VOH：指至少有一個輸入端接低電平時的輸出電平。VOH的典型值是3.6V。(3)開門電平VON：指在額定負載下，使輸出電平達到標準低電平VSL的輸入電平，它表示使與非門開通的最小輸入電平。VON的產(chǎn)品規(guī)范值為VON≤1.8V。2.主要外部特性參數(shù)第三十八頁，共七十三頁，2022年，8月28日(4)關門電平VOFF：指輸出空載時，使輸出電平達到標準高電平VSH的輸入電平，它表示使與非門關斷所允許的最大輸入電平。VOFF

的產(chǎn)品規(guī)范值VOFF≥0.8V。(5)扇入系數(shù)Ni：指與非門允許的輸入端數(shù)目。(6)扇出系數(shù)No：指與非門輸出端連接同類門的最多個

第三十九頁，共七十三頁，2022年，8月28日3.TTL與非門集成電路芯片系列延遲功耗乘積(微微焦耳)傳輸延遲/ns功耗/mW中速TTL(74)1001010高速TTL(74H)132622肖特基(甚高速)TTL(74S)57319低功耗肖特基TTL(74LS)199.52第四十頁，共七十三頁，2022年，8月28日

TTL與非門集成電路芯片種類很多，常用的TTL與非門集成電路芯片有7400和7420等。7400的引腳分配圖如圖(a)所示；7420的引腳分配圖如圖(b)所示。第四十一頁，共七十三頁，2022年，8月28日二、其他功能的TTL門電路

集成TTL門電路還有與門、或門、非門、或非門、與或非門、異或門等不同功能的產(chǎn)品。此外，還有兩種特殊門電路——集電極開路門(OC門)和三態(tài)門(TS門)。(1)非門

(7404)1.幾種常用的TTL門電路第四十二頁，共七十三頁，2022年，8月28日(2)或非門

常用的TTL或非門集成電路芯片有2輸入4或非門7402等。7402的引腳分配圖如下圖所示。第四十三頁，共七十三頁，2022年，8月28日(3)與或非門

常用的TTL與或非門集成電路芯片7451的引腳排列圖如下圖所示。第四十四頁，共七十三頁，2022年，8月28日一、集電極開路（OC）與非門為什么需要OC門？普通與非門輸出不能直接連在一起實現(xiàn)“線與”！F=F1?F2T4T5+5VF1T4T5+5VF2F?FF“1”“0”IT5飽和程度降低，輸出低電平抬高,輸出“不高不低”。T5電流過大被燒毀。F11F21第四十五頁，共七十三頁，2022年，8月28日OC門電路+5VABCT1R1R2T2R3T5F+VCCRCOC門必須外接電阻RC和電源VCC才能正常工作。邏輯符號：&ABFABF+5VABCT1R1R2T2R3T5F第四十六頁，共七十三頁，2022年，8月28日

OC門可以實現(xiàn)“線與”F=F1?F2VCCRCF&ABF1&CDF2第四十七頁，共七十三頁，2022年，8月28日二、輸出三態(tài)門主機1外設23總線+5VABT1R1R2T2T3T4T5R3R5R4FDG1、工作原理G=0時：F=ABG=1時：T2、T5截止D導通,T3、T4截止輸出呈現(xiàn)高阻狀態(tài)。第四十八頁，共七十三頁，2022年，8月28日2、三態(tài)門符號ABENAF&ENENBEN=0時：F=ABEN=1時：F=ZZ為高阻AF&ENENBBENAFEN=1時：F=ABEN=0時：F=ZZ為高阻ABENBENAF第四十九頁，共七十三頁，2022年，8月28日3、三態(tài)門應用多路開關ENA11ENA2F1EN1G1G2第五十頁，共七十三頁，2022年，8月28日三態(tài)門應用雙向總線驅(qū)動器，又稱收發(fā)器DIDODBE雙向總線11ENEN第五十一頁，共七十三頁，2022年，8月28日◆

正邏輯門電路的輸入、輸出電壓的高電平定義為邏輯“1”，低電平定義為邏輯“0”。◆

負邏輯門電路的輸入、輸出電壓的低電平定義為邏輯“1”，高電平定義為邏輯“0”。同一個邏輯門電路，在正邏輯定義下如實現(xiàn)與門功能，在負邏輯定義下則實現(xiàn)或門功能。第五十二頁，共七十三頁，2022年，8月28日正邏輯真值表

輸入輸出ABF0

0

1

10

1

0

10

0

0

1負邏輯真值表

輸入輸出ABF11

0

01

0

1

01

1

1

0輸入輸出ABF低低低低高低高低低高高高第五十三頁，共七十三頁，2022年，8月28日前面討論各種邏輯門電路時，都是按照正邏輯規(guī)定來定義其邏輯功能的。

在本課程中，若無特殊說明，約定按正邏輯討論問題，所有門電路的符號均按正邏輯表示。第五十四頁，共七十三頁，2022年，8月28日

在數(shù)字系統(tǒng)中，為了構(gòu)造實現(xiàn)各種功能的邏輯電路，除了需要實現(xiàn)邏輯運算的邏輯門之外，還需要有能夠保存信息的邏輯器件。觸發(fā)器是一種具有記憶功能的電子器件。觸發(fā)器能用來存儲一位二進制信息。集成觸發(fā)器的種類很多，分類方法也各不相同，但就其結(jié)構(gòu)而言，都是由邏輯門加上適當?shù)姆答伨€耦合而成。

3.4觸發(fā)器第五十五頁，共七十三頁，2022年，8月28日本節(jié)的教學目標1.理解觸發(fā)器基本概念；2.理解觸發(fā)器的結(jié)構(gòu)及工作原理；3.掌握觸發(fā)器邏輯功能的描述；4.掌握觸發(fā)器的典型應用。

3.4觸發(fā)器第五十六頁，共七十三頁，2022年，8月28日“1”狀態(tài)：Q=1，Q=0“0”狀態(tài)：Q=0，Q=12.有兩個穩(wěn)定狀態(tài)3.有兩個輸入信號，置“0”端和置“1”端邏輯符號3.4.1觸發(fā)器的基本特性1.有兩個互補的輸出端QQ置0端置1端4.在輸入信號的作用下，觸發(fā)器可以從一個穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個穩(wěn)定狀態(tài)。

觸發(fā)器是具有兩個穩(wěn)定狀態(tài)的電路器件，能記憶一位二進制數(shù)。通常，把在輸入信號發(fā)生變化前的觸發(fā)器狀態(tài)稱為現(xiàn)態(tài)，用Ｑn和Ｑn表示；把輸入信號發(fā)生變化后的觸發(fā)器狀態(tài)稱為次態(tài)，用Ｑn+1和Ｑn+1表示。用X表示輸入信號的集合，則觸發(fā)器的次態(tài)方程為：Ｑn+1

＝f（Ｑn

，X）

次態(tài)方程又稱為狀態(tài)方程、特征方程。SRQQ第五十七頁，共七十三頁，2022年，8月28日功能表Qn(保持)

11Qn

0（置0）

10×

1（置1）

01×不穩(wěn)Qn+1

00×SRQn1001QRSQSR觸發(fā)器的約束條件：R＋S＝1SRQn01000111101110Φ00Φ

基本SR觸發(fā)器邏輯圖1010狀態(tài)方程邏輯符號QQSRSR卡諾圖Qn+1＝S＋RQn第五十八頁，共七十三頁，2022年，8月28日轉(zhuǎn)換條件觸發(fā)器狀態(tài)狀態(tài)轉(zhuǎn)換方向狀態(tài)轉(zhuǎn)換圖S＝0

R＝1S＝１01R＝0S＝1R＝1S＝1R＝1QRSQ邏輯圖功能表Qn(保持)

110（置0）

101（置1）

01不穩(wěn)Qn+1

00SR輸入低電平有效的SR觸發(fā)器（與非門）第五十九頁，共七十三頁，2022年，8月28日輸入低電平有效的SR觸發(fā)器（與非門）QRSQ功能表Qn(保持)

110（置0）

101（置1）

01不穩(wěn)Qn+1

00SR置0置1保持置0保持輸入00組合為禁止態(tài)邏輯符號QQSRSR狀態(tài)方程

SRQQ不確定特點：置1置0時SR互為相反Qn+1＝S＋RQn第六十頁，共七十三頁，2022年，8月28日3.4.2幾種常用的時鐘控制觸發(fā)器具有時鐘脈沖控制的觸發(fā)器稱為“時鐘控制觸發(fā)器”或者“定時觸發(fā)器”。時鐘脈沖控制觸發(fā)器的工作特點：

由時鐘脈沖確定狀態(tài)轉(zhuǎn)換的時刻(即何時轉(zhuǎn)換？)；

由輸入信號確定觸發(fā)器狀態(tài)轉(zhuǎn)換的方向(即如何轉(zhuǎn)換？)。

下面介紹四種最常用的時鐘控制觸發(fā)器。第六十一頁，共七十三頁，2022年，8月28日

鐘控SR觸發(fā)器邏輯圖cpQRSQSR基本SR觸發(fā)器Qn(保持)

110（置0）

101（置1）

01不穩(wěn)Qn+1

00SRSRQQC第六十二頁，共七十三頁，2022年，8月28日2．工作原理●當時鐘脈沖沒有到來（即cp=0）時，不管R、S端為何值，兩個控制門的輸出均為1，觸發(fā)器狀態(tài)保持不變。

●當時鐘脈沖到來（即cp=1）時，輸入端R、S的值可以通過控制門作用于上面的基本R-S觸發(fā)器。邏輯圖cpQRSQSR第六十三頁，共七十三頁，2022年，8月28日

注意！時鐘控制R-S觸發(fā)器雖然解決了對觸發(fā)器工作進行定時控制的問題，而且具有結(jié)構(gòu)簡單等優(yōu)點，但依然存在如下兩點不足：

●輸入信號依然存在約束條件，即R、S不能同時為1；由分析可知：時鐘控制R-S觸發(fā)器的工作過程是由時鐘信號CP和輸入信號R、S共同作用的；時鐘C控制轉(zhuǎn)換時間，輸入R和S確定轉(zhuǎn)換后的狀態(tài)。3．邏輯功能

時鐘控制R-S觸發(fā)器的功能表、次態(tài)方程和約束條件與由與非門構(gòu)成的R-S觸發(fā)器類似。

在時鐘控制觸發(fā)器中，時鐘信號CP是一種固定的時間基準，通常不作為輸入信號列入表中。對觸發(fā)器功能進行描述時，均只考慮時鐘作用(CP=1)時的情況。第六十四頁，共七十三頁，2022年，8月28日狀態(tài)方程

即cp＝1時Qn+1＝D鐘控D觸發(fā)器cpQRSQSRD功能表111010Qn+1cpD0×Qn轉(zhuǎn)換條件觸發(fā)器狀態(tài)狀態(tài)轉(zhuǎn)換方向D=101D＝１D＝0cp=1D＝0第六十五頁，共七十三頁，2022年，8月28日鐘控J-K觸發(fā)器在時鐘控制R-S觸發(fā)器中增加兩條反饋線，將觸發(fā)器的輸出和交叉反饋到兩個控制門的輸入端，并把原來的輸入端S改成J，R改成K，即可改進成J-K觸發(fā)器。

該觸發(fā)器利用觸發(fā)器兩個輸出端信號始終互補的特點，有效地解決了時鐘控制R-S觸發(fā)器在時鐘脈沖作用期間兩個輸入同時為1將導致觸發(fā)器狀態(tài)不確定的問題。第六十六頁，共七十三頁，2022年，8月28日①J=0,K=0：觸發(fā)器狀態(tài)不變。②J=0,K=1：若原來處于0狀態(tài)，觸發(fā)器保持0狀態(tài)不變；若原來處于1狀態(tài)，觸發(fā)器狀態(tài)置成0。即JK=01時，觸發(fā)器次態(tài)一定為0狀態(tài)。③J=1,K=0：若原來處于0狀態(tài)，觸發(fā)器狀態(tài)置成1；若原來處于1狀態(tài)，觸發(fā)器保持1態(tài)不變。即JK=10時，觸發(fā)器次態(tài)一定為1狀態(tài)。(1)無時鐘脈沖(CP=0)時，觸發(fā)器保持原來狀態(tài)不變。(2)時鐘脈沖作用(