計(jì)算機(jī)組織與結(jié)構(gòu)復(fù)習(xí)題

/計(jì)算機(jī)組織和結(jié)構(gòu)復(fù)習(xí)參考題1選擇題中心處理器（CPU）是指___。A．運(yùn)算器B．限制器C．運(yùn)算器和限制器D．運(yùn)算器、限制器和主存儲(chǔ)器假定對(duì)字符碼ll00101做偶校驗(yàn)，沒(méi)有數(shù)據(jù)錯(cuò)誤，來(lái)用做偶校驗(yàn)的字符碼是___。A．ll001011B．1ll00101C．0ll00101D．ll00l0l補(bǔ)碼運(yùn)算的特點(diǎn)是符號(hào)位___。A．和數(shù)值位分別進(jìn)行運(yùn)算B．和數(shù)值位一起參和運(yùn)算C．要舍去D．表示溢出EPROM是指______。A.只讀存儲(chǔ)器B.讀寫(xiě)存儲(chǔ)器C.閃速存儲(chǔ)器D.光擦除可編程只讀存儲(chǔ)器常用的虛擬存儲(chǔ)系統(tǒng)由______兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A.cache—主存B.主存—輔存C.cache—輔存D.通用寄存器—主存關(guān)于浮點(diǎn)數(shù)加、減法，以下論述正確的是___。A．對(duì)階時(shí)較小的數(shù)進(jìn)行左移B．對(duì)階時(shí)較小的數(shù)進(jìn)行右移C．對(duì)階時(shí)大階向小階對(duì)齊左移D．對(duì)階時(shí)小階向大階對(duì)齊右移假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存放的內(nèi)容分別是300和400，則什么方式下訪問(wèn)到的操作數(shù)為200。A.干脆尋址200

B.寄存器間接尋址(R)

C.存儲(chǔ)器間接尋址(200)

D.寄存器尋址R有關(guān)邏輯左移中，說(shuō)法正確的是___。A．?dāng)?shù)據(jù)左移1位，最低位用0補(bǔ)充B．?dāng)?shù)據(jù)左移1位，最低位用1補(bǔ)充C．?dāng)?shù)據(jù)左移1位，最高位用原最低位補(bǔ)充D．?dāng)?shù)據(jù)左移1位，最高位用原最高位補(bǔ)充某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是______A.0～64KB.0～64KBC.0～32KD.0～32kB為確定下一條微指令的地址，通常接受斷定方式，其基本思想是______。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器μPC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令依次限制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段限制產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)特地字段來(lái)限制產(chǎn)生后繼微指令地址在流水機(jī)器中，限制相關(guān)是指___。A．由轉(zhuǎn)移指令引起的相關(guān)B．先寫(xiě)后讀C．資源運(yùn)用沖突D．先讀后寫(xiě)若存儲(chǔ)周期250ns，每次讀出32位，則該存儲(chǔ)器的數(shù)據(jù)傳送率為。

A.8×106字節(jié)/秒B.8M字節(jié)/秒

C.16×106字節(jié)/秒D.16M字節(jié)/秒在一個(gè)串行傳輸系統(tǒng)中，每秒鐘可傳輸80個(gè)數(shù)據(jù)幀，每個(gè)數(shù)據(jù)幀包含1個(gè)起始位、8個(gè)數(shù)據(jù)位和2個(gè)結(jié)束位，其波特率為_(kāi)_______，A.880B/SB.640B/S

C.880b/SD.1640b/S陣列并行處理機(jī)主要實(shí)現(xiàn)的是。A．取指級(jí)并行B．譯碼級(jí)并行C．執(zhí)行級(jí)并行D．指令內(nèi)操作步驟并行總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的______通道。A．高速B．專(zhuān)有C．特殊D．公共二、推斷題（正確的在題后括號(hào)內(nèi)劃“√”，錯(cuò)誤的劃“Χ”。）在機(jī)器數(shù)中，零的原碼表示形式是唯一的（）。Cache存儲(chǔ)器是為解決主存速度滿(mǎn)足不了要求發(fā)展出來(lái)的（）。高位多體交叉編址方式:連續(xù)地址公布在相同的模塊內(nèi)，而同一模塊內(nèi)的地址都是連續(xù)的（）。使編碼具有檢錯(cuò)和糾錯(cuò)實(shí)力的代價(jià)是增加了冗余位，比如CRC碼（）。雙符號(hào)位補(bǔ)碼運(yùn)算的結(jié)果符號(hào)位為01，則運(yùn)算結(jié)果負(fù)溢出（）。微程序存放在主存儲(chǔ)器中，微地址存放在程序寄存器PC中（）。水平型微指令的干脆表示法比編碼表示法執(zhí)行速度快（）。利用流水技術(shù)簡(jiǎn)潔有效削減每一條指令的執(zhí)行時(shí)間（）。Tomasulo算法能解決數(shù)據(jù)相關(guān)性和限制相關(guān)性（）。標(biāo)量流水線方式計(jì)算機(jī)不能對(duì)向量數(shù)組進(jìn)行運(yùn)算（）。三、已知X=（—1101）2,Y=（+0011）2,用補(bǔ)碼一位乘法（Booth算法）計(jì)算[X*Y]補(bǔ)。五、設(shè)有一臺(tái)計(jì)算機(jī)的指令系統(tǒng)共有10條指令，他們的運(yùn)用頻率分別為：0．280．200．170．100．080．060．050．030．020．01用霍夫曼編碼設(shè)計(jì)這10條指令的操作碼；若操作碼接受固定長(zhǎng)度編碼，須要多少位？其后繼產(chǎn)品須要增加10條指令，并和原來(lái)指令保持兼容，操作碼應(yīng)當(dāng)擴(kuò)展到多少位？后10條指令應(yīng)怎樣編碼？六、設(shè)一個(gè)具有26位地址和16位字長(zhǎng)的主存儲(chǔ)器，用8M×8位的存儲(chǔ)芯片構(gòu)成。地址線A，數(shù)據(jù)線D，讀寫(xiě)限制信號(hào)端WE，CE為片選限制端，MREQ為CPU的訪存請(qǐng)求信號(hào)端。該主存儲(chǔ)器能存儲(chǔ)多少字節(jié)信息？該主存儲(chǔ)器須要由多少個(gè)8M×8位存儲(chǔ)器芯片構(gòu)成？須要多少位地址作為芯片選擇？完整畫(huà)出用8M用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖七、（9分）某單總線結(jié)構(gòu)計(jì)算機(jī)的數(shù)據(jù)通路如圖下所示，讀存儲(chǔ)器數(shù)據(jù)到寄存器的指令為L(zhǎng)OADR1，mem(其中mem為內(nèi)存地址)，1.請(qǐng)寫(xiě)出該指令操作在各個(gè)機(jī)器周期所需的限制信號(hào)。2.寫(xiě)出微指令的格式，說(shuō)明每段代表的含義。單總線結(jié)構(gòu)計(jì)算機(jī)的數(shù)據(jù)通路示意圖八、在一個(gè)無(wú)序執(zhí)行按序?qū)懟氐某瑯?biāo)量指令流水線中，如下圖所示。將指令的執(zhí)行過(guò)程分為取指、譯碼、執(zhí)行、寫(xiě)回四個(gè)階段。取指、譯碼、寫(xiě)回只需1個(gè)機(jī)器周期完成。加法器完成執(zhí)行須要2個(gè)機(jī)器周期，乘法器完成執(zhí)行須要3個(gè)機(jī)器周期，給定地址mem1和mem2的訪存操作須要1個(gè)機(jī)器周期。具有相關(guān)專(zhuān)用通路。現(xiàn)有如下6條指令序列：LOADR1，mem1；I1M（mem1）存儲(chǔ)單元的內(nèi)容送入R1ADDR2，R2，R1；I2ADDR3，R3，R4；I3MULTR4，R4，R5；I4LOADR6，mem2；I5MULTR6，R6，R7；I61.指出指令序列中的寫(xiě)后讀RAW，讀后寫(xiě)WAR，寫(xiě)后寫(xiě)WAW數(shù)據(jù)相關(guān)性；2.畫(huà)出無(wú)序執(zhí)行按序?qū)懟氐某瑯?biāo)量指令流水線時(shí)空?qǐng)D。超標(biāo)量指令流水線模型結(jié)構(gòu)計(jì)算機(jī)組織和結(jié)構(gòu)復(fù)習(xí)參考題2一、選擇題（每題1分，共20分）完整的計(jì)算機(jī)系統(tǒng)是由___組成的。A．主機(jī)和外設(shè)B．CPU和存儲(chǔ)器C．ALU和限制器D．硬件系統(tǒng)和軟件系統(tǒng)下列數(shù)中最小的數(shù)為_(kāi)__。A．101001BCDB．528C．1010012若接受雙符號(hào)位，則發(fā)生負(fù)向溢出的特征是：雙符號(hào)位為_(kāi)__。A、00B、01C、10統(tǒng)計(jì)計(jì)算機(jī)性能測(cè)試結(jié)果有多種方法，其中___最接近CPU的實(shí)際性能。A.算術(shù)性能平均值B.幾何性能平均值C.調(diào)和性能平均值D.峰值性能指標(biāo)有關(guān)算術(shù)右移中，說(shuō)法正確的是___。A．?dāng)?shù)據(jù)右移1位，最高位用0補(bǔ)充B．?dāng)?shù)據(jù)右移1位，最高位用1補(bǔ)充C．?dāng)?shù)據(jù)右移1位，最高位用原最低位補(bǔ)充D．?dāng)?shù)據(jù)右移1位，最高位用原最高位補(bǔ)充關(guān)于浮點(diǎn)數(shù)加、減法，以下論述正確的是___。A．對(duì)階時(shí)較小的數(shù)進(jìn)行左移B．對(duì)階時(shí)小階向大階對(duì)齊C．對(duì)階時(shí)大階向小階對(duì)齊D．對(duì)階時(shí)較大的數(shù)進(jìn)行左移寄存器間接尋址方式中，操作數(shù)處在___。A．通用寄存器B．主存單元C．程序計(jì)數(shù)器D．堆棧堆棧指針SP的內(nèi)容是___。A．棧頂單元內(nèi)容B．棧頂單元地址C．棧底單元內(nèi)容D．棧底單元地址有關(guān)高速緩沖存儲(chǔ)器Cache的說(shuō)法，正確的是___。A．CPU內(nèi)外都可以設(shè)置CacheB．Cache只能在CPU以外C．若存在Cache，CPU就不能再訪問(wèn)內(nèi)存D．Cache只能在CPU以?xún)?nèi)存儲(chǔ)周期是指___。A．存儲(chǔ)器的讀出時(shí)間B．存儲(chǔ)器的寫(xiě)入時(shí)間C．存儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔D．存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔PROM是指___。A．隨機(jī)讀/寫(xiě)存儲(chǔ)器B．只讀存儲(chǔ)器C．可編程的只讀存儲(chǔ)器D．可擦可編程的只讀存儲(chǔ)器有一個(gè)1K*8b存儲(chǔ)器，接受單譯碼方式時(shí)須要譯碼器輸入線為_(kāi)__條。A．1024B．10C．32D．64程序員編寫(xiě)程序時(shí)運(yùn)用的地址是___。A．邏輯地址B．有效地址C．輔存實(shí)地址D．主存地址在CPU中跟蹤指令后繼地址的寄存器是___。A．主存地址寄存器B．狀態(tài)條件寄存器C．指令寄存器D．程序計(jì)數(shù)器在流水機(jī)器中，真相關(guān)是指___。A．先讀后寫(xiě)相關(guān)B．結(jié)構(gòu)相關(guān)C．先寫(xiě)后讀相關(guān)D．有轉(zhuǎn)移指令引起的相關(guān)微程序限制器中，機(jī)器指令和微指令的關(guān)系是______。A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B.每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)說(shuō)明執(zhí)行C.每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.一條微指令由若干條機(jī)器指令組成數(shù)據(jù)總線上的信息可以在兩個(gè)方向上輪番傳輸信息的方式稱(chēng)為_(kāi)__。A．單工B．全雙工C．半雙工D．不行能方式主機(jī)、外設(shè)不能并行工作的方式是___。A．程序查詢(xún)方式B．中斷方式C．DMA方式D．通道方式陣列計(jì)算機(jī)屬于___結(jié)構(gòu)的計(jì)算機(jī)。A．SISDIB．SIMDC．MISDD．MIMD在I/O設(shè)備接受統(tǒng)一編址方式下，下面哪一個(gè)說(shuō)法是對(duì)的___。A．一個(gè)具體地址只能對(duì)應(yīng)輸入/輸出設(shè)備B．一個(gè)具體地址只能對(duì)應(yīng)內(nèi)存單元C．一個(gè)具體地址既可對(duì)應(yīng)輸入/輸出設(shè)備又可對(duì)應(yīng)內(nèi)存單元D．一個(gè)具體地址只對(duì)應(yīng)輸入/輸出設(shè)備或者只對(duì)應(yīng)內(nèi)存單元二、填空題（評(píng)價(jià)存儲(chǔ)器性能的基本要求是大容量、______和低價(jià)格。十進(jìn)制數(shù)據(jù)7的五位移碼表示為_(kāi)_______。信息碼1000110的奇校驗(yàn)編碼是________，偶校驗(yàn)編碼是________（設(shè)校驗(yàn)位在最低位）。在減法運(yùn)算中，正數(shù)減去________，可能產(chǎn)生溢出，此時(shí)的溢出為_(kāi)_______溢出。在一個(gè)單地址指令的計(jì)算機(jī)系統(tǒng)中有一個(gè)累加器，（20H）=30H，（30H）=40H，執(zhí)行指令load#30H后，累加器中的數(shù)值為_(kāi)_______；執(zhí)行指令load（20H）后，累加器中的數(shù)值為_(kāi)_______。段頁(yè)式虛擬存儲(chǔ)器的內(nèi)部地址表映像機(jī)構(gòu)包含有段基址表、________表和________表三部分。寄存器干脆尋址是操作數(shù)在________中，寄存器間接尋址是操作數(shù)在主存單元中，通用寄存器中的內(nèi)容作為操作數(shù)地址，所以指令執(zhí)行的速度前者比后者_(dá)_______。在一個(gè)32位總線中，時(shí)鐘頻率為20MHZ，總線數(shù)據(jù)的傳輸周期為5個(gè)時(shí)鐘傳輸4個(gè)字的數(shù)據(jù)塊，總線數(shù)據(jù)的傳輸速率為_(kāi)______。五、有一個(gè)cache－主存存儲(chǔ)層次，接受組相聯(lián)映像。主存共分4096個(gè)存儲(chǔ)塊，Cache為64個(gè)存儲(chǔ)塊，每組包含4個(gè)存儲(chǔ)塊，每塊由128個(gè)字節(jié)組成，訪存地址為字節(jié)地址。寫(xiě)出Cache地址位數(shù)和地址格式；寫(xiě)出主存地址位數(shù)和地址格式；畫(huà)出主存－cache空間塊的組相聯(lián)映像對(duì)應(yīng)關(guān)系示意圖；主存地址48AB9H映像到Cache的哪個(gè)字塊？六、用4M×8位的存儲(chǔ)芯片構(gòu)成一個(gè)64M×16位的主存儲(chǔ)器。地址線A，數(shù)據(jù)線D，讀寫(xiě)限制信號(hào)端WE，CE為片選限制端，MREQ為CPU的訪存請(qǐng)求信號(hào)端計(jì)算須要多少個(gè)4M存儲(chǔ)器芯片的片內(nèi)地址長(zhǎng)度是多少位？在下圖中標(biāo)明主存儲(chǔ)器地址線和數(shù)據(jù)線各須要多少位？完整畫(huà)出用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖。用存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖對(duì)于單總線CPU結(jié)構(gòu)，指令限制流程如下圖所示：該指令系統(tǒng)總共有多少條微指令？在指令限制流程圖中每個(gè)方框的左上角標(biāo)出微地址。3．寫(xiě)出微指令的格式，說(shuō)明每段代表的含義。八、在一臺(tái)計(jì)算機(jī)中，指令的執(zhí)行分為取指IF、譯碼ID、執(zhí)行EX、訪存M和寫(xiě)回WB五個(gè)階段，每個(gè)階段在一個(gè)機(jī)器周期只能接受一個(gè)新任務(wù)，取指階段不受指令類(lèi)型和相關(guān)性的影響。具有前向傳遞專(zhuān)用數(shù)據(jù)通路，在前向傳遞專(zhuān)用數(shù)據(jù)通路不能解決數(shù)據(jù)相關(guān)問(wèn)題時(shí)，這時(shí)可以在流水線中插入氣泡。對(duì)以下指令序列:subr2,r1,r3/*s1*/lwr4,20(r2)/*s2*/andr2,r4,r5/*s3*/andr1,r6,r3/*s4*/畫(huà)出有序執(zhí)行有序?qū)懟氐臅r(shí)空?qǐng)D，指出所需的執(zhí)行時(shí)間。依據(jù)IEEE754標(biāo)準(zhǔn)規(guī)定的32位單精度浮點(diǎn)數(shù)的表示方法，寫(xiě)出(3.25)10這個(gè)數(shù)的單精度浮點(diǎn)標(biāo)準(zhǔn)格式（寫(xiě)明解題過(guò)程）。假設(shè)寄存器R中的數(shù)值為2000H，地址為2000H的存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)為3000H，地址為3000H的存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)為2200H，PC的值為4000H，以下尋址方式下訪問(wèn)到的指令操作數(shù)是什么？寄存器間接尋址（R）；存儲(chǔ)器間接尋址[2000H]；立刻數(shù)尋址#2000H；相對(duì)尋址-1000H（PC）；有一個(gè)cache－主存存儲(chǔ)層次。主存共分8個(gè)塊，Cache為4個(gè)塊，。接受組相聯(lián)映像，組內(nèi)塊數(shù)為2塊，替換算法為近期最少運(yùn)用法（ＬＲＵ）。對(duì)于如下主存塊地址流的訪問(wèn)依次是：4、1、2、4、3、7、0、7、2、5cache初始時(shí)為空，請(qǐng)列出cache中各塊隨時(shí)間的運(yùn)用狀況；對(duì)于第1問(wèn)，指出塊失效又發(fā)生爭(zhēng)用（即替換）的時(shí)刻；對(duì)于第1問(wèn)，求出此期間cache的命中率。某單總線結(jié)構(gòu)計(jì)算機(jī)的數(shù)據(jù)通路如圖6-1所示，請(qǐng)寫(xiě)出指令1．ADDR1，（R2）；M(R2)+(R1)=R1在每個(gè)時(shí)鐘周期內(nèi)的限制信號(hào)。2．微指令限制字段的編碼依次如圖6-2所示，接受水平型干脆表示法，寫(xiě)出T1和T3周期微操作的限制字。圖6-1圖6-2設(shè)有一臺(tái)計(jì)算機(jī)的指令系統(tǒng)共有10條指令，他們的運(yùn)用頻率分別為：0.19,0.12,0.10,0.13,0.17,0.03,0.02,0.15,0.08,0.01。用霍夫曼編碼設(shè)計(jì)這10條指令的操作碼，并計(jì)算操作碼的平均長(zhǎng)度；設(shè)計(jì)兩種編碼長(zhǎng)度，且平均長(zhǎng)度不超過(guò)3.2位的等長(zhǎng)擴(kuò)展操作碼，并計(jì)算操作碼平均長(zhǎng)；若操作碼為固定長(zhǎng)度編碼，須要多少位？其后繼產(chǎn)品須要增加18條指令，并和原來(lái)指令保持兼容，操作碼應(yīng)當(dāng)擴(kuò)展到多少位？計(jì)算機(jī)組織和結(jié)構(gòu)復(fù)習(xí)參考題3一、選擇填空1.若十進(jìn)制數(shù)為32.75，則相應(yīng)的十六進(jìn)制數(shù)為()。

A4.6

B2.c

C2.6

D4.c

2.若x=+1011，則[x]補(bǔ)=()。

A01011

B1011

C0101

D10101

3.某機(jī)器字長(zhǎng)8位，含一位符號(hào)位，接受原碼表示定點(diǎn)小數(shù)，則所能表示的非零最小正數(shù)為()。

A2-9

B2-8

C1-2-7

D2-7

4.All001011B11010110Cll00000lDll5.一般來(lái)講，干脆映像方式常用在()。A小容量高速Cache

B大容量高速Cache

C小容量低速Cache

D大容量低速Cache

6.在CPU中跟蹤指令后繼地址的寄存器是()。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器7.接受存儲(chǔ)器干脆尋址方式，則操作數(shù)在()中。

A主存

B寄存器

C干脆存取存儲(chǔ)器

D光盤(pán)８．在下列存儲(chǔ)器中，()可以作為主存儲(chǔ)器。

A半導(dǎo)體SRAM存儲(chǔ)器

BEPROM

CPROM

D半導(dǎo)體RAM存儲(chǔ)器９．同步限制是___。A只適用于CPU限制的方式C只適用于外圍設(shè)備限制的方式B由統(tǒng)一時(shí)序信號(hào)限制的方式D全部指令執(zhí)行時(shí)間都相同的方式１０．接受DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用___的時(shí)間。A一個(gè)指令周期B一個(gè)機(jī)器周期C一個(gè)存儲(chǔ)周期D一個(gè)總線周期響應(yīng)中斷（3）可在任一時(shí)鐘周期結(jié)束時(shí)可在任一工作周期結(jié)束時(shí)必需在一條指令執(zhí)行完畢時(shí)必需在執(zhí)行完當(dāng)前程序段時(shí)外部接口是（2）的邏輯部件CPU和系統(tǒng)總線之間系統(tǒng)總線和外部設(shè)備之間主存和外圍設(shè)備之間運(yùn)算器和外圍設(shè)備之間串行接口是指（2）接口和系統(tǒng)總線之間實(shí)行串行傳送接口和外圍設(shè)備之間實(shí)行串行傳送接口和兩側(cè)實(shí)行串行傳送接口內(nèi)部只能串行傳送并行接口是指（2）接口和系統(tǒng)總線之間實(shí)行接口和外圍設(shè)備之間實(shí)行并行傳送系統(tǒng)總線接受并行傳送接口接受中斷方式下列設(shè)備中，哪種適于通過(guò)DMA方式和主機(jī)進(jìn)行信息交換（4）。鍵盤(pán)電傳輸入機(jī)針式打印機(jī)磁盤(pán)中斷屏蔽字的作用是（2）①暫停外設(shè)對(duì)主存的訪問(wèn)②暫停對(duì)某些中斷的響應(yīng)③暫停對(duì)一切中斷的響應(yīng)④暫停CPU對(duì)主存的訪問(wèn)向量中斷的向量地址是（3）①通過(guò)軟件查詢(xún)產(chǎn)生②由中斷總服務(wù)程序統(tǒng)一產(chǎn)生③由中斷源硬件供應(yīng)④由處理程序干脆查表獲得在打印機(jī)接口中，一般接受（1）①中斷方式②ＤＭＡ方式③通道方式④ＩＯＰ方式在磁盤(pán)中（4）①只實(shí)行查詢(xún)等待方式②只實(shí)行程序中斷方式③只實(shí)行ＤＭＡ方式④既有ＤＭＡ方式，也有中斷方式在下列外存儲(chǔ)器中，工作速度最快的是（3）（1）磁帶（2）軟盤(pán)（3）硬盤(pán)（4）光盤(pán)二、已知：x=0.1011，y=-0.0101，求：[x]補(bǔ)，[-x]補(bǔ)，[y]補(bǔ)，[-y]補(bǔ)，[x-y]補(bǔ)，并說(shuō)明[x-y]補(bǔ)的結(jié)果是否溢出。三、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。四、由1KX4位的動(dòng)態(tài)RAM芯片構(gòu)成（芯片內(nèi)是64×64結(jié)構(gòu)），試解答如下問(wèn)題：（3）接受異步方式，如單元刷新間隔不超過(guò)2ms，則刷新信號(hào)周期是多少？（4）如接受集中式刷新方式，存儲(chǔ)器刷新一遍最少用多少個(gè)讀/寫(xiě)周期？五、設(shè)有一個(gè)cache的容量為2K字，每個(gè)塊為16字，求

(1)該cache可容納多少個(gè)塊？

(2)假如主存的容量是256K字，則有多少個(gè)塊？

(3)主存的地址有多少位？cache地址有多少位？

(4)在干脆映象方式下，主存中的第i塊映象到cache中哪一個(gè)塊中？

(5)進(jìn)行地址映象時(shí)，主存儲(chǔ)器的地址分成哪幾段？各段分別有多少位？六、指令格式如下所示，OP為操作碼字段，試分析指令格式的特點(diǎn)。15107430OP源寄存器基值寄存器位移量（16位）OP源寄存器基值寄存器位移量（16位）計(jì)算機(jī)組織和結(jié)構(gòu)復(fù)習(xí)參考題4運(yùn)算器的主要功能是進(jìn)行___。A、邏輯運(yùn)算B、算術(shù)運(yùn)算C、邏輯運(yùn)算和算術(shù)運(yùn)算D、初等函數(shù)的運(yùn)算若定點(diǎn)整數(shù)64位，含1位符號(hào)位，補(bǔ)碼表示，則所能表示的確定值最大負(fù)數(shù)為（）。

A、-264B、-（264-1）C、-263D、-（263-1）有關(guān)算術(shù)右移中，說(shuō)法正確的是___。A．?dāng)?shù)據(jù)右移1位，數(shù)據(jù)最高位用0補(bǔ)充B．?dāng)?shù)據(jù)右移1位，數(shù)據(jù)最高位用原最低位補(bǔ)充C．?dāng)?shù)據(jù)右移1位，數(shù)據(jù)最高位用符號(hào)位補(bǔ)充D．?dāng)?shù)據(jù)右移1位，數(shù)據(jù)最高位用1補(bǔ)充堆棧指針SP寄存器中的內(nèi)容是___。A．棧頂單元內(nèi)容B．棧頂單元地址C．棧底單元內(nèi)容D．棧底單元地址設(shè)形式地址為D，基址寄存器為X，變址寄存器為Y，（X）表示基址寄存器X的內(nèi)容，基址變址尋址方式的有效地址可表示為_(kāi)__。A．EA=（X）+（Y）+DB．EA=（X+Y）+（D）C．EA=（（X）+(Y)+D）D．EA=（（X+Y）+（D））寄存器間接尋址方式中，操作數(shù)處在______中。A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧存儲(chǔ)周期是指___。A．存儲(chǔ)器的讀出時(shí)間B．存儲(chǔ)器的寫(xiě)入時(shí)間C．存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短時(shí)間間隔D．存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)或?qū)懖僮魉璧淖铋L(zhǎng)時(shí)間間隔在下列存儲(chǔ)器中，___可以作為主存儲(chǔ)器。

A.半導(dǎo)體SRAM存儲(chǔ)器

B.EPROM

C.PROM

D.半導(dǎo)體DRAM存儲(chǔ)器微程序限制器中，機(jī)器指令和微指令的關(guān)系是___。A、每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)說(shuō)明執(zhí)行

B、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D、一條微指令由若干條機(jī)器指令組成主存儲(chǔ)器和CPU之間增加cache的目的是______。A、擴(kuò)大主存貯器的容量B、解決CPU和主存之間的速度匹配問(wèn)題C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量在流水機(jī)器中，限制相關(guān)是指___。A、資源運(yùn)用沖突

B、由轉(zhuǎn)移指令引起的相關(guān)C、先寫(xiě)后讀D、先讀后寫(xiě)系統(tǒng)總線中地址線的功能是______。A、選擇主存單元地址

B、選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、選擇外存地址D、指定主存和I/O設(shè)備接口電路的地址相聯(lián)存貯器是按______進(jìn)行尋址的存貯器。A.地址指定方式B.堆棧存取方式C.內(nèi)容指定方式D.地址指定和堆棧下面描述的RISC機(jī)器基本概念中不正確的句子是______。A.RISC機(jī)器不愿定是流水CPUB.RISC機(jī)器確定是流水CPUC.RISC機(jī)器有困難的指令系統(tǒng)D.CPU配置很少的通用寄存器主機(jī)、外設(shè)不能并行工作的方式是___。A．程序查詢(xún)方式B．中斷方式C．DMA方式D．通道方式填空題若[X]補(bǔ)=11010011，則X的十進(jìn)制數(shù)真值是______。(-4)10用四位反碼表示為。在一個(gè)32位總線中，時(shí)鐘頻率為20MHZ，總線數(shù)據(jù)的傳輸周期為5個(gè)時(shí)鐘傳輸4個(gè)字的數(shù)據(jù)塊，總線數(shù)據(jù)的傳輸速率為_(kāi)______。微指令分成水平型微指令和垂直型微指令，________型微指令可同時(shí)執(zhí)行若干個(gè)微操作。假定對(duì)字符碼ll00101做偶校驗(yàn)，沒(méi)有數(shù)據(jù)錯(cuò)誤，偶校驗(yàn)的字符碼是。存儲(chǔ)器模塊接受多體交叉編址方式:同一模塊內(nèi)的地址都是。DMA技術(shù)的出現(xiàn)，可以通過(guò)DMA限制器使得______和______之間可以進(jìn)行干脆訪問(wèn)。在典型的PCI總線中“北橋”是指______橋，“南橋”是指_____橋。計(jì)算題假設(shè)X=-0.1011，Y=0.0111，接受雙符號(hào)位法,計(jì)算X-Y=？同時(shí)指出是否發(fā)生“溢出”？上溢出還是下溢出？16K×8位(＝128×128×8位)DRAM芯片，設(shè)存儲(chǔ)器的讀/寫(xiě)周期為0.5μs，CPU在1μs內(nèi)至少要訪問(wèn)一次。（1）若接受集中刷新，刷新周期最短是多長(zhǎng)時(shí)間？（2）若接受異步刷新，刷新周期是2ms，每隔多長(zhǎng)時(shí)間對(duì)芯片刷新一行？（3）若接受分散式刷新，刷新周期是多長(zhǎng)時(shí)間？假設(shè)X=0.1011，Y=0.1101，用定點(diǎn)原碼一位除法不復(fù)原余數(shù)(加減交替法)的方法，求X/Y的商和余數(shù)。設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用依次方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns。問(wèn)依次存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間?某計(jì)算機(jī)部分的指令助記符和指令格式如下圖所示，設(shè)機(jī)器字長(zhǎng)為8位，rs代表源寄存器，rd代表目標(biāo)寄存器。（1）分析下面指令格式的特點(diǎn)；（2）寫(xiě)出指令MOVR1,R3和INCR3的機(jī)器指令代碼。有一個(gè)cache－主存存儲(chǔ)層次。Cache為4個(gè)塊。接受組相聯(lián)映像，組內(nèi)塊數(shù)為2塊，替換算法為近期最少運(yùn)用法（LRU）。如下表所示，主存塊地址流的訪問(wèn)依次是：4，1，2，4，3，7，0，0，4，7，cache初始時(shí)為空，請(qǐng)列出cache中各塊隨時(shí)間的運(yùn)用狀況；指出訪問(wèn)主存塊地址時(shí)cache失效又發(fā)生爭(zhēng)用（即替換）的訪問(wèn)依次；求出這段訪問(wèn)期間cache的命中率。訪問(wèn)依次12345678910組號(hào)主存塊地址4124370047Cache塊地址0組1組訪問(wèn)狀況流水線結(jié)構(gòu)分為4個(gè)段，即取指(IF)段、譯碼(ID)段、執(zhí)行(EX)段和寫(xiě)回(WE)段。IF，ID，WE段只需1個(gè)時(shí)鐘周期完成。EX段有多個(gè)功能部件，其中LOAD/STORE部件完成數(shù)據(jù)cache訪問(wèn)，只需一個(gè)時(shí)鐘周期；邏輯運(yùn)算和減法運(yùn)算完成需2個(gè)時(shí)鐘周期，乘法運(yùn)算需3個(gè)時(shí)鐘周期，它們都已流水化。IE段有內(nèi)部數(shù)據(jù)定向傳送，結(jié)果生成即可運(yùn)用?，F(xiàn)有如下4條指令序列，I1LADR0，A；M(A)->R0，M(A)是存儲(chǔ)器單元I2SUBR1，R0；(R1)+(R0)->R0I3SHRR0，R2；R0的內(nèi)容邏輯右移R2次再送入R0I4MULR2，R3；(R2)×(R3)->R2（1）請(qǐng)寫(xiě)出指令流水線的時(shí)空?qǐng)D；（2）請(qǐng)寫(xiě)出指令的相關(guān)性。假設(shè)某計(jì)算機(jī)的指令長(zhǎng)度為20位，具有雙操作數(shù)、單操作數(shù)和無(wú)操作數(shù)三類(lèi)指令形式，每個(gè)操作數(shù)地址規(guī)定用6位表示。（1）若操作碼字段固定為8位，現(xiàn)已給出m條雙操作數(shù)指令，n條無(wú)操作數(shù)指令。在此狀況下，這臺(tái)計(jì)算機(jī)最多可以設(shè)計(jì)出多少條單操作數(shù)指令？（2）當(dāng)雙操作數(shù)指令條數(shù)取最大值，且在此基礎(chǔ)上單操作數(shù)指令條數(shù)也取最大值時(shí)，試計(jì)算這三類(lèi)指令最大容許具有的指令條數(shù)各是多少？這三類(lèi)操作數(shù)指令編碼各是什么范圍？一種短浮點(diǎn)數(shù)的字長(zhǎng)共16位（二進(jìn)制），從高位到低位分別是：符號(hào)1位，階碼7位（包括符號(hào)位），尾數(shù)8位。尾數(shù)用原碼、小數(shù)表示，階碼用移碼、整數(shù)表示。尾數(shù)和階碼的基值都是2。有如下兩個(gè)浮點(diǎn)數(shù)：A＝1.0001x22和B＝-0.11001x2-1。

(1)把這兩個(gè)數(shù)分別表示成規(guī)格化浮點(diǎn)數(shù)形式。

(2)依據(jù)浮點(diǎn)數(shù)加法運(yùn)算規(guī)則，計(jì)算這兩個(gè)浮點(diǎn)數(shù)的和。 參考答案1(15*2=30分)CDBDBBDACCACCCD（10*1=10分）Χ√√√ΧΧΧ√ΧΧ（8分）其次種方法好（10分）五、(10分)1.接受Huffma樹(shù)（略）、編碼法（6分）頻率0．280．200．170．100．080．060．050．030．020．01代碼110110100110011000000100001000001000000長(zhǎng)度22334445662.（4分）固定長(zhǎng)度4位編碼，即0000—1001產(chǎn)品再增加10條指令，要用5位編碼，即10100—11101六、（13分）解：226*2=226*2=227B（2分）須要存儲(chǔ)器芯片：（2分）須要3位地址作為芯片選擇（2分）存儲(chǔ)器芯片構(gòu)成主存儲(chǔ)器的邏輯示意圖如下：（7分）七、（9分）解：（6分）T1:PCout,MaRin,PC+1,ReadT2:MDR