數(shù)字系統(tǒng)設(shè)計技術(shù)實驗指導(dǎo)書

1001000×10010×熟練掌握編程開發(fā)流程將生成的配置文件下載到實驗板，進行最終的實物測試驗證路特性表為：××010××0100×11××比較器電路示意圖AB01010××××00001××××lNumberNumberYlA>B10100××××YeA<BIn_sComparerA=BIn_lA=實驗報告內(nèi)容要求：A=B(1)實驗?zāi)康?；A=B(2)實驗內(nèi)容；(3)實驗要求；(4)實驗原理；(5)程序編寫；(6)程序編譯(首先選擇器件具體型號)；(7)功能仿真和芯片時序仿真；(8)芯片引腳設(shè)定；(9)適配下載結(jié)果及結(jié)論。熟練掌握編程開發(fā)流程實驗內(nèi)容：八選一數(shù)據(jù)選擇器設(shè)計。將生成的配置文件下載到實驗板，進行最終的實物測試驗證Mux8-1YYA2A1A0(1)實驗?zāi)康模?2)實驗內(nèi)容；(3)實驗要求；(4)實驗原理；(5)程序編寫；(6)程序編譯(首先選擇器件具體型號)；(7)功能仿真和芯片時序仿真；(8)芯片引腳設(shè)定；(9)適配下載結(jié)果及結(jié)論。AA0×01010101A1×00110011A21Y熟練掌握編程開發(fā)流程學(xué)習(xí)數(shù)字系統(tǒng)中層次化設(shè)計技巧學(xué)習(xí)顯示譯碼電路分頻電路、計數(shù)電路的VHDL程序設(shè)計學(xué)習(xí)結(jié)構(gòu)化設(shè)計的VHDL程序設(shè)計計數(shù)結(jié)果用兩位數(shù)碼管顯示設(shè)計位同步時序電路將生成的配置文件下載到實驗板，進行最終的實物測試驗證個10進制計數(shù)的技術(shù)結(jié)果通過顯示譯碼送到兩位數(shù)碼管上顯1010分頻電路10分頻電路10分頻電路10分頻電路顯示譯碼計數(shù)控制顯示譯碼計數(shù)器計數(shù)器數(shù)碼管數(shù)碼管比較器電路示意圖比較器電路示意圖clkr(1)實驗?zāi)康模?2)實驗內(nèi)容；(3)實驗要求；(4)實驗原理；(5)程序編寫；(6)程序編譯(首先選擇器件具體型號)；(7)功能仿真和芯片時序仿真；(8)結(jié)論。熟練掌握編程開發(fā)流程學(xué)習(xí)數(shù)字系統(tǒng)中移位寄存器設(shè)計及其VHDL編程將生成的配置文件下載到實驗板，進行最終的實物測試驗證路特性表為：ClkClkloadl××011復(fù)位置數(shù)移移clr011×0×(9)實驗?zāi)康模?10)實驗內(nèi)容；(11)實驗要求；(12)實驗原理；(13)程序編寫；(14)程序編譯(首先選擇器件具體型號)；(15)功能仿真和芯片時序仿真；(16)芯片引腳設(shè)定；(17)適配下載結(jié)果及結(jié)論。PORTdINSTD_LOGIC_VECTOR(7DOWNTO0);ECTORDOWNTOsb:INSTD_LOGIC;y:OUTSTD_LOGIC);BEGINBEGINdddddddy<=’0’ENDrtl;實體(entity)名稱