工藝整合工程師個問答題演示

（優(yōu)選）工藝整合工程師個問答題1現(xiàn)在是1頁\一共有105頁\編輯于星期五1. 何謂PIE?PIE的主要工作是什么?答：ProcessIntegrationEngineer(工藝整合工程師),主要工作是整合各部門的資源,對工藝持續(xù)進(jìn)行改善,確保產(chǎn)品的良率（yield）穩(wěn)定良好。

現(xiàn)在是2頁\一共有105頁\編輯于星期五2.200mm，300mmWafer代表何意義?答：8吋硅片(wafer)直徑為200mm,直徑為300mm硅片即12吋?，F(xiàn)在是3頁\一共有105頁\編輯于星期五3.目前中芯國際現(xiàn)有的三個工廠采用多少mm的硅片(wafer)工藝？未來北京的Fab4(四廠)采用多少mm的wafer工藝？答：當(dāng)前1~3廠為200mm(8英寸)的wafer,工藝水平已達(dá)0.13um工藝。未來北京廠工藝wafer將使用300mm(12英寸)。現(xiàn)在是4頁\一共有105頁\編輯于星期五4.我們?yōu)楹涡枰?00mm?答：wafersize變大，單一wafer上的芯片數(shù)(chip)變多，單位成本降低200→300面積增加2.25倍,芯片數(shù)目約增加2.5倍

現(xiàn)在是5頁\一共有105頁\編輯于星期五88die200-mmwafer232die300-mmwaferIncreaseinNumberofChips

onLargerWaferDiameter目的：降低成本現(xiàn)在是6頁\一共有105頁\編輯于星期五5.所謂的0.13um的工藝能力(technology)代表的是什么意義？答：是指工廠的工藝能力可以達(dá)到0.13um的柵極線寬。當(dāng)柵極的線寬做的越小時，整個器件就可以變的越小，工作速度也越快。現(xiàn)在是7頁\一共有105頁\編輯于星期五→0.25um→0.18um→0.15um→0.13um的technology改變又代表的是什么意義？答：柵極線的寬（該尺寸的大小代表半導(dǎo)體工藝水平的高低）做的越小時，工藝的難度便相對提高。從0.35um→0.25um→0.18um→0.15um→0.13um代表著每一個階段工藝能力的提升?，F(xiàn)在是8頁\一共有105頁\編輯于星期五7.一般的硅片(wafer)基材(substrate)可區(qū)分為N,P兩種類型（type）,何謂N,P-typewafer?答：N-typewafer是指摻雜negative元素(5價電荷元素，例如：P、As)的硅片,P-type的wafer是指摻雜positive元素(3價電荷元素,例如：B、In)的硅片。

現(xiàn)在是9頁\一共有105頁\編輯于星期五8.工廠中硅片（wafer）的制造過程可分哪幾個工藝過程(module)？答：主要有四個部分：DIFF（擴(kuò)散）、TF(薄膜)、PHOTO（光刻）、ETCH（刻蝕）。其中DIFF又包括FURNACE(爐管)、WET(濕刻)、IMP(離子注入)、RTP(快速熱處理)。TF包括PVD(物理氣相淀積)、CVD(化學(xué)氣相淀積)、CMP(化學(xué)機(jī)械研磨)。硅片的制造就是依據(jù)客戶的要求，不斷的在不同工藝過程（module）間重復(fù)進(jìn)行的生產(chǎn)過程，最后再利用電性的測試，確保產(chǎn)品良好?，F(xiàn)在是10頁\一共有105頁\編輯于星期五光刻概念I(lǐng)mplantDiffusionTest/SortEtchPolishPhotoCompletedwaferUnpatternedwaferWaferstartThinFilmsWaferfabrication(front-end)光刻占成本１／３現(xiàn)在是11頁\一共有105頁\編輯于星期五9.一般硅片的制造常以幾P幾M及光罩層數(shù)(masklayer)來代表硅片工藝的時間長短，請問幾P幾M及光罩層數(shù)(masklayer)代表什么意義？答：幾P幾M代表硅片的制造有幾層的Poly(多晶硅)和幾層的metal(金屬導(dǎo)線).一般0.15um的邏輯產(chǎn)品為1P6M(1層的Poly和6層的metal)。而光罩層數(shù)（masklayer）代表硅片的制造必需經(jīng)過幾次的PHOTO（光刻）

現(xiàn)在是12頁\一共有105頁\編輯于星期五10.Wafer下線的第一道步驟是形成startoxide和zerolayer?其中startoxide的目的是為何？答：①不希望有機(jī)成分的光刻膠直接碰觸Si表面。②在laser刻號過程中,亦可避免被產(chǎn)生的粉塵污染。

現(xiàn)在是13頁\一共有105頁\編輯于星期五11.為何需要zerolayer?

答：芯片的工藝由許多不同層次堆棧而成的,各層次之間以zerolayer當(dāng)做對準(zhǔn)的基準(zhǔn)。

現(xiàn)在是14頁\一共有105頁\編輯于星期五12.Lasermark是什么用途?

WaferID又代表什么意義?答：Lasermark是用來刻waferID（ID是英文IDentity的縮寫,ID是身份標(biāo)識號碼的意思.

）,WaferID就如同硅片的身份證一樣,一個ID代表一片硅片的身份?，F(xiàn)在是15頁\一共有105頁\編輯于星期五13.一般硅片的制造(waferprocess)過程包含哪些主要部分？答：①前段（frontend）-元器件(device)的制造過程。②后段（backend）-金屬導(dǎo)線的連接及護(hù)層（passivation）現(xiàn)在是16頁\一共有105頁\編輯于星期五14.前段（frontend）的工藝大致可區(qū)分為那些部份?答：①STI的形成(定義AA區(qū)域及器件間的隔離)②阱區(qū)離子注入（wellimplant）用以調(diào)整電性③柵極(polygate)的形成④源/漏極（source/drain）的形成⑤硅化物(salicide)的形成現(xiàn)在是17頁\一共有105頁\編輯于星期五15.STI是什么的縮寫?為何需要STI?答：STI:ShallowTrenchIsolation(淺溝道隔離)，STI可以當(dāng)做兩個組件（device）間的阻隔,避免兩個組件間的短路.現(xiàn)在是18頁\一共有105頁\編輯于星期五16.AA是哪兩個字的縮寫?

簡單說明AA的用途?答：ActiveArea,即有源區(qū)，是用來建立晶體管主體的位置所在，在其上形成源、漏和柵極。兩個AA區(qū)之間便是以STI來做隔離的?，F(xiàn)在是19頁\一共有105頁\編輯于星期五17.在STI的刻蝕工藝過程中，

要注意哪些工藝參數(shù)？答：①STIetch（刻蝕）的角度；②STIetch的深度；③STIetch后的CD尺寸大小控制。(CDcontrol,CD=criticaldimension)現(xiàn)在是20頁\一共有105頁\編輯于星期五18.在STI的形成步驟中有一道lineroxide（線形氧化層）,lineroxide的特性功能為何？答：Lineroxide為1100℃,120min高溫爐管形成的氧化層，其功能為：①修補(bǔ)進(jìn)行STIetch造成的基材損傷；②將STIetch造成的etch尖角給于圓化(cornerrounding)?，F(xiàn)在是21頁\一共有105頁\編輯于星期五現(xiàn)在是22頁\一共有105頁\編輯于星期五19.一般的阱區(qū)離子注入調(diào)整電性可分為那三道步驟?功能為何？答：阱區(qū)離子注入調(diào)整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟：①WellImplant：形成N,P阱區(qū)；②ChannelImplant：防止源/漏極間的漏電；③VtImplant：調(diào)整Vt（閾值電壓）。現(xiàn)在是23頁\一共有105頁\編輯于星期五20.一般的離子注入層次（Implantlayer）工藝制造可分為那幾道步驟?答：一般包含下面幾道步驟：①光刻(Photo)及圖形的形成；②離子注入調(diào)整；③離子注入完后的ash(plasma(等離子體)清洗)④光刻膠去除（PRstrip）現(xiàn)在是24頁\一共有105頁\編輯于星期五21.Poly（多晶硅）柵極形成的

步驟大致可分為那些?答：①Gateoxide(柵極氧化層)的沉積；②Polyfilm的沉積及SiON(在光刻中作為抗反射層的物質(zhì))的沉積）；③Poly圖形的形成(Photo)；④Poly及SiON的Etch；⑤Etch完后的ash(plasma(等離子體)清洗)及光刻膠去除（PRstrip）；⑥Poly的Re-oxidation（二次氧化）?，F(xiàn)在是25頁\一共有105頁\編輯于星期五22.Poly（多晶硅）柵極的刻蝕(etch)要注意哪些地方？答：①Poly的CD(尺寸大小控制；②避免Gateoxie被蝕刻掉，造成基材（substrate）受損?，F(xiàn)在是26頁\一共有105頁\編輯于星期五23.何謂Gateoxide(柵極氧化層)?答：用來當(dāng)器件的介電層，利用不同厚度的gateoxide,可調(diào)節(jié)柵極電壓對不同器件進(jìn)行開關(guān)現(xiàn)在是27頁\一共有105頁\編輯于星期五現(xiàn)在是28頁\一共有105頁\編輯于星期五24.源/漏極(source/drain)的形成

步驟可分為那些?答：①LDD的離子注入（Implant）；②Spacer的形成；③N+/P+IMP高濃度源/漏極(S/D)注入及快速熱處理(RTA：RapidThermalAnneal)。現(xiàn)在是29頁\一共有105頁\編輯于星期五25.LDD是什么的縮寫?用途為何?答：LDD:LightlyDopedDrain.LDD是使用較低濃度的源/漏極,以防止組件產(chǎn)生熱載子效應(yīng)的一項(xiàng)工藝?，F(xiàn)在是30頁\一共有105頁\編輯于星期五26.何謂Hotcarriereffect

(熱載流子效應(yīng))?答：在線寛小于0.5um以下時,因?yàn)樵?漏極間的高濃度所產(chǎn)生的高電場,導(dǎo)致載流子在移動時被加速產(chǎn)生熱載子效應(yīng),此熱載子效應(yīng)會對gateoxide造成破壞,造成組件損傷?，F(xiàn)在是31頁\一共有105頁\編輯于星期五27.何謂Spacer?Spacer蝕刻時

要注意哪些地方？答：在柵極(Poly)的兩旁用dielectric（介電質(zhì)）形成的側(cè)壁，主要由Ox/SiN/Ox組成。蝕刻spacer時要注意其CD大小，profile(剖面輪廓)，及remainoxide(殘留氧化層的厚度)現(xiàn)在是32頁\一共有105頁\編輯于星期五28.Spacer的主要功能?答：①使高濃度的源/漏極與柵極間產(chǎn)生一段LDD區(qū)域;②作為ContactEtch時柵極的保護(hù)層?，F(xiàn)在是33頁\一共有105頁\編輯于星期五29.為何在離子注入后,需要熱處理(ThermalAnneal)的工藝?答：①為恢復(fù)經(jīng)離子注入后造成的芯片表面損傷;②使注入離子擴(kuò)散至適當(dāng)?shù)纳疃?③使注入離子移動到適當(dāng)?shù)木Ц裎恢谩，F(xiàn)在是34頁\一共有105頁\編輯于星期五30.SAB是什么的縮寫?目的為何？答：SAB：Salicideblock(硅化物掩蔽層),用于保護(hù)硅片表面，在RPO(ResistProtectOxide)的保護(hù)下硅片不與其它鈦Ti,鈷Co形成硅化物(salicide)現(xiàn)在是35頁\一共有105頁\編輯于星期五31.簡單說明SAB工藝的流層中要注意哪些?答：①SAB光刻后（photo），刻蝕后(etch)的圖案（特別是小塊區(qū)域）。要確定有完整的包覆（block）住必需被包覆（block）的地方。②remainoxide(殘留氧化層的厚度)?，F(xiàn)在是36頁\一共有105頁\編輯于星期五32.何謂硅化物(salicide)?答：Si與Ti或Co形成TiSix或CoSix,一般來說是用來降低接觸電阻值（Rs,Rc）。現(xiàn)在是37頁\一共有105頁\編輯于星期五33.硅化物(salicide)的形成步驟

主要可分為哪些?答：①Co(或Ti)+TiN的沉積；②第一次RTA（快速熱處理）來形成Salicide。③將未反應(yīng)的Co(Ti)以化學(xué)酸去除。④第二次RTA(用來形成Ti的晶相轉(zhuǎn)化,降低其阻值)?，F(xiàn)在是38頁\一共有105頁\編輯于星期五34.MOS器件的主要特性是什么？答：它主要是通過柵極電壓（Vg）來控制源，漏極(S/D)之間電流，實(shí)現(xiàn)其開關(guān)特性?，F(xiàn)在是39頁\一共有105頁\編輯于星期五35.我們一般用哪些參數(shù)來

評價device的特性？答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk(breakdown)值盡量大，Ioff、Rc盡量小，Vt、Rs盡量接近設(shè)計(jì)值.現(xiàn)在是40頁\一共有105頁\編輯于星期五36.什么是Idsat?Idsat代表什么意義？答：飽和電流。也就是在柵壓(Vg)一定時，源/漏(Source/Drain)之間流動的最大電流.現(xiàn)在是41頁\一共有105頁\編輯于星期五37.在工藝制作過程中哪些工藝

可以影響到Idsat?答：PolyCD(多晶硅尺寸)、GateoxideThk(柵氧化層厚度)、AA(有源區(qū))寬度、Vtimp.條件、LDDimp.條件、N+/P+imp.條件?，F(xiàn)在是42頁\一共有105頁\編輯于星期五38.什么是Vt?Vt代表什么意義？答：閾值電壓（ThresholdVoltage），就是產(chǎn)生強(qiáng)反轉(zhuǎn)所需的最小電壓。當(dāng)柵極電壓Vg<Vt時,MOS處于關(guān)的狀態(tài)，而Vg≥Vt時，源/漏之間便產(chǎn)生導(dǎo)電溝道，MOS處于開的狀態(tài)?，F(xiàn)在是43頁\一共有105頁\編輯于星期五39.在工藝制作過程中哪些工藝

可以影響到Vt?答：PolyCD、GateoxideThk.(柵氧化層厚度)、AA(有源區(qū))寬度及Vtimp.條件?，F(xiàn)在是44頁\一共有105頁\編輯于星期五40.什么是Ioff?Ioff小有什么好處？答：關(guān)態(tài)電流，Vg=0時的源、漏級之間的電流，一般要求此電流值越小越好。Ioff越小,表示柵極的控制能力愈好,可以避免不必要的漏電流(省電)?，F(xiàn)在是45頁\一共有105頁\編輯于星期五41.什么是devicebreakdownvoltage?答：指崩潰電壓（擊穿電壓），在Vg=Vs=0時，Vd所能承受的最大電壓，當(dāng)Vd大于此電壓時，源、漏之間形成導(dǎo)電溝道而不受柵壓的影響。在器件越做越小的情況下，這種情形會將會越來越嚴(yán)重?，F(xiàn)在是46頁\一共有105頁\編輯于星期五42.何謂ILD?IMD?其目的為何？答：ILD：InterLayerDielectric,是用來做device與第一層metal的隔離（isolation），而IMD：InterMetalDielectric，是用來做metal與metal的隔離（isolation）.要注意ILD及IMD在CMP后的厚度控制。IMDMetal-1CT現(xiàn)在是47頁\一共有105頁\編輯于星期五43.一般介電層ILD的形成由那些層次組成？答：①SiON層沉積(用來避免上層B,P滲入器件)；②BPSG（摻有硼、磷的硅玻璃）層沉積；③PETEOS（等離子體增強(qiáng)正硅酸乙脂）層沉積；最后再經(jīng)ILDOxideCMP(SiO2的化學(xué)機(jī)械研磨)來做平坦化?，F(xiàn)在是48頁\一共有105頁\編輯于星期五44.一般介電層IMD的形成由

那些層次組成？答：①SRO層沉積(用來避免上層的氟離子往下滲入器件)；②HDP-FSG（摻有氟離子的硅玻璃）層沉積;③PE-FSG（等離子體增強(qiáng),摻有氟離子的硅玻璃）層沉積；使用FSG的目的是用來降低dielectrick值,減低金屬層間的寄生電容。最后再經(jīng)IMDOxideCMP(SiO2的化學(xué)機(jī)械研磨)來做平坦化。現(xiàn)在是49頁\一共有105頁\編輯于星期五45.簡單說明Contact(CT)的形成步驟有那些?答：Contact是指器件與金屬線連接部分，分布在poly、AA上。①Contact的Photo（光刻）；②Contact的Etch及光刻膠去除(ash&PRstrip)；③Gluelayer（粘合層）的沉積；④CVDW（鎢）的沉積⑤W-CMP?，F(xiàn)在是50頁\一共有105頁\編輯于星期五46.Gluelayer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什么？答：因?yàn)閃較難附著在Salicide上,所以必須先沉積只Gluelayer再沉積WGluelayer是為了增強(qiáng)粘合性而加入的一層。主要在salicide與W(CT)、W(VIA)與metal之間,其成分為Ti和TiN,分別采用PVD和CVD方式制作?，F(xiàn)在是51頁\一共有105頁\編輯于星期五47.為何各金屬層之間的連接大多都是采用CVD的W-plug(鎢插塞)?答：①因?yàn)閃有較低的電阻；②W有較佳的stepcoverage(階梯覆蓋能力)?，F(xiàn)在是52頁\一共有105頁\編輯于星期五48.一般金屬層(metallayer)的形成工藝是采用哪種方式?大致可分為那些步驟?答：①PVD(物理氣相淀積)Metalfilm沉積②光刻(Photo)及圖形的形成；③Metalfilmetch及plasma(等離子體)清洗（此步驟為連續(xù)工藝，在同一個機(jī)臺內(nèi)完成，其目的在避免金屬腐蝕）④Solvent（溶劑）--ELECTRONICSGRADEPROCESSSOLVENT(電子生產(chǎn)溶劑)光刻膠去除。現(xiàn)在是53頁\一共有105頁\編輯于星期五49.Topmetal和intermetal的厚度，線寬有何不同?答：Topmetal通常要比intermetal厚得多，0.18um工藝中intermetal為4kAo,而topmetal要8kAo.主要是因?yàn)閠opmetal直接與外部電路相接，所承受負(fù)載較大。一般topmetal的線寬也比intermetal寬些?，F(xiàn)在是54頁\一共有105頁\編輯于星期五50.在量測Contact/Via（是指metal與metal之間的連接）的接觸窗開的好不好時,我們是利用什么電性參數(shù)來得知的?答：通過Contact或Via的Rc值，Rc值越高，代表接觸窗的電阻越大,一般來說我們希望Rc是越小越好的。

現(xiàn)在是55頁\一共有105頁\編輯于星期五51.什么是Rc?Rc代表什么意義？答：接觸窗電阻，具體指金屬和半導(dǎo)體（contact）或金屬和金屬(via--通孔)，在相接觸時在節(jié)處所形成的電阻，一般要求此電阻越小越好?，F(xiàn)在是56頁\一共有105頁\編輯于星期五52.影響Contact(CT)Rc的主要

原因可能有哪些?答：①ILDCMP(化學(xué)機(jī)械拋光)的厚度是否異常；②CT的CD大??；③CT的刻蝕過程是否正常；④接觸底材的質(zhì)量或濃度（Salicide，non-salicide)；⑤CT的gluelayer（粘合層）形成；⑥CT的W-plug?，F(xiàn)在是57頁\一共有105頁\編輯于星期五53.在量測Poly/metal導(dǎo)線的特性時,是利用什么電性參數(shù)得知?答：可由電性量測所得的spacing&Rs值來表現(xiàn)導(dǎo)線是否異?！，F(xiàn)在是58頁\一共有105頁\編輯于星期五54.什么是spacing?如何量測?答：在電性測量中，給一條線(polyormetal)加一定電壓，測量與此線相鄰但不相交的另外一線的電流，此電流越小越好。當(dāng)電流偏大時代表導(dǎo)線間可能發(fā)生短路的現(xiàn)象?，F(xiàn)在是59頁\一共有105頁\編輯于星期五55.什么是Rs?答：片電阻（單位面積、單位長度的電阻），用來量測導(dǎo)線的導(dǎo)電情況如何。一般可以量測的為AA(N+,P+),poly&metal.現(xiàn)在是60頁\一共有105頁\編輯于星期五56.影響Rs有那些工藝?

答：①導(dǎo)線line（AA,poly&metal）的尺寸大小。(CD=criticaldimension)②導(dǎo)線line（poly&metal）的厚度。③導(dǎo)線line(AA,poly&metal)的本身電導(dǎo)性。（在AA,polyline時可能為注入離子的劑量有關(guān)）

現(xiàn)在是61頁\一共有105頁\編輯于星期五57.一般護(hù)層的結(jié)構(gòu)是由哪三層組成?

答：①HDPOxide(高濃度等離子體二氧化硅)②SROOxide（Siliconrichoxygen富氧二氧化硅）③SiNOxide

現(xiàn)在是62頁\一共有105頁\編輯于星期五58.護(hù)層的功能是什么?

答：使用oxide或SiN層,用來保護(hù)下層的線路，以避免與外界的水汽、空氣相接觸而造成電路損害。

現(xiàn)在是63頁\一共有105頁\編輯于星期五59.Alloy(合金化)的目的為何?

答：①Release各層間的stress（應(yīng)力），形成良好的層與層之間的接觸面②降低層與層接觸面之間的電阻。

現(xiàn)在是64頁\一共有105頁\編輯于星期五60.工藝流程結(jié)束后有一步驟為WAT，其目的為何?

答：WAT(waferacceptancetest圓片驗(yàn)收測試),是在工藝流程結(jié)束后對芯片做的電性測量，用來檢驗(yàn)各段工藝流程是否符合標(biāo)準(zhǔn)。（前段所講電學(xué)參數(shù)Idsat,Ioff,Vt,Vbk(breakdown),Rs,Rc就是在此步驟完成）現(xiàn)在是65頁\一共有105頁\編輯于星期五

61.WAT電性測試的主要項(xiàng)目有那些?答：①器件特性測試；②Contactresistant(Rc)；③Sheetresistant(Rs)；④Breakdowntest；⑤電容測試；⑥Isolation(spacingtest)?，F(xiàn)在是66頁\一共有105頁\編輯于星期五62.什么是WATWatch系統(tǒng)?它有什么功能?答：Watch(監(jiān)視)系統(tǒng)提供PIE工程師一個工具,來針對不同WAT測試項(xiàng)目,設(shè)置不同的欄住產(chǎn)品及發(fā)出Warning警告標(biāo)準(zhǔn),能使PIE工程師早期發(fā)現(xiàn)工藝上的問題?，F(xiàn)在是67頁\一共有105頁\編輯于星期五63.什么是PCMSPEC?答：PCM(Processcontrolmonitor)SPEC(Specification--詳細(xì)說明)廣義而言是指芯片制造過程中所有工藝量測項(xiàng)目的規(guī)格,狹義而言則是指WAT測試參數(shù)的規(guī)格?，F(xiàn)在是68頁\一共有105頁\編輯于星期五64.當(dāng)WAT量測到異常是要如何處理?答：①查看WAT機(jī)臺是否異常,若有則重測之②利用手動機(jī)臺Doubleconfirm(加倍核定)③檢查產(chǎn)品是在工藝流程制作上是否有異常記錄④切片檢查現(xiàn)在是69頁\一共有105頁\編輯于星期五65.什么是EN?EN有何功能或用途?答：由CE發(fā)出,詳記關(guān)于某一產(chǎn)品的相關(guān)信息(包括TechnologyID,ReticleandsomesplitconditionETC….)或是客戶要求的事項(xiàng)(包括HOLD,Split,Bank,Runtocomplete,Package….),根據(jù)EN提供信息我們才可以建立Processflow及處理此產(chǎn)品的相關(guān)動作?，F(xiàn)在是70頁\一共有105頁\編輯于星期五66.PIE工程師每天來公司需要Check哪些項(xiàng)目(開門五件事)?答：①CheckMES系統(tǒng),察看自己Lot情況②處理inlineholdlot.(defect,process,WAT)③分析匯總相關(guān)產(chǎn)品inline數(shù)據(jù).(rawdata&SPC)④分析匯總相關(guān)產(chǎn)品CPtest結(jié)果⑤參加晨會,匯報(bào)相關(guān)產(chǎn)品信息現(xiàn)在是71頁\一共有105頁\編輯于星期五67.WAT工程師每天來公司需要Check哪些項(xiàng)目(開門五件事)?答：①檢查WAT機(jī)臺Status②檢查及處理WATholdlot③檢查前一天的retestwafer及量測是否有異常④是否有新產(chǎn)品要到WAT⑤交接事項(xiàng)現(xiàn)在是72頁\一共有105頁\編輯于星期五68.BR工程師每天來公司需要Check哪些項(xiàng)目(開門五件事)?答：①Passdown②Reviewurgentcasestatus③CheckMESissueswhichreportedbymoduleandline④Reviewdocumentation⑤Reviewtaskstatus現(xiàn)在是73頁\一共有105頁\編輯于星期五69.ROM是什么的縮寫?答：ROM:Readonlymemory唯讀存儲器現(xiàn)在是74頁\一共有105頁\編輯于星期五70.何謂YE?答：YieldEnhancement良率改善現(xiàn)在是75頁\一共有105頁\編輯于星期五71.YE在FAB中所扮演的角色？答：針對工藝中產(chǎn)生缺陷的成因進(jìn)行追蹤，數(shù)據(jù)收集與分析，改善評估等工作。進(jìn)而與相關(guān)工程部門工程師合作提出改善方案并作效果評估?，F(xiàn)在是76頁\一共有105頁\編輯于星期五72.YE工程師的主要任務(wù)？答：①降低突發(fā)性異常狀況。(Excursionreduction)②改善常態(tài)性缺陷狀況。(Baselinedefectimprovement)現(xiàn)在是77頁\一共有105頁\編輯于星期五73.如何reduceexcursion?答：有效監(jiān)控各生產(chǎn)機(jī)臺及工藝上的缺陷現(xiàn)況,defectlevel異常升高時迅速予以查明，并協(xié)助異常排除與防止再發(fā)。現(xiàn)在是78頁\一共有105頁\編輯于星期五74.如何improvebaselinedefect?答：藉由分析產(chǎn)品失效或線上缺陷監(jiān)控等資料，而發(fā)掘重點(diǎn)改善目標(biāo)。持續(xù)不斷推動機(jī)臺與工藝缺陷改善活動，降低defectlevel使產(chǎn)品良率于穩(wěn)定中不斷提升現(xiàn)在是79頁\一共有105頁\編輯于星期五75.YE工程師的主要工作內(nèi)容？答：①負(fù)責(zé)生產(chǎn)過程中異常缺陷事故的追查分析及改善工作的調(diào)查與推動。②評估并建立各項(xiàng)缺陷監(jiān)控(monitor)與分析系統(tǒng)。③開發(fā)并建立有效率的缺陷工程系統(tǒng)，提升缺陷分析與改善的能力。④協(xié)助module建立off-linedefectmonitorsystem,以有效反應(yīng)生產(chǎn)機(jī)臺狀況?，F(xiàn)在是80頁\一共有105頁\編輯于星期五76.何謂Defect?答：Wafer上存在的有形污染與不完美，包括①Wafer上的物理性異物（如：微塵，工藝殘留物，不正常反應(yīng)生成物）。②化學(xué)性污染（如：殘留化學(xué)藥品，有機(jī)溶劑）。③圖案缺陷（如：Photo或etch造成的異常成象，機(jī)械性刮傷變形，厚度不均勻造成的顏色異常）。④Wafer本身或制造過程中引起的晶格缺陷?，F(xiàn)在是81頁\一共有105頁\編輯于星期五77.Defect的來源？答：①素材本身：包括wafer,氣體，純水，化學(xué)藥品。②外在環(huán)境：包含潔凈室，傳送系統(tǒng)與程序。③操作人員：包含無塵衣，手套。④設(shè)備零件老化與制程反應(yīng)中所產(chǎn)生的副生成物?，F(xiàn)在是82頁\一共有105頁\編輯于星期五78.Defect的種類依掉落位置區(qū)分可分為?答：①Randomdefect:defect分布很散亂②clusterdefect:defect集中在某一區(qū)域③Repeatingdefect:defect重復(fù)出現(xiàn)在同一區(qū)域現(xiàn)在是83頁\一共有105頁\編輯于星期五79.依對良率的影響Defect可分為?答：①Killerdefect→對良率有影響②Non-Killerdefect→不會對良率造成影響③Nuisancedefect→因顏色異常或filmgrain造成的defect,對良率亦無影響現(xiàn)在是84頁\一共有105頁\編輯于星期五80.YE一般的工作流程?答：①Inspectiontool掃描wafer②將defectdata傳至YMS③檢查defect增加數(shù)是否超出規(guī)格④若超出規(guī)格則將wafer送到reviewstationreview⑤確認(rèn)defect來源并通知相關(guān)單位一同解決現(xiàn)在是85頁\一共有105頁\編輯于星期五81.YE是利用何種方法找出缺陷(defect)?答：缺陷掃描機(jī)(defectinspectiontool)以圖像比對的方式來找出defect.并產(chǎn)出defectresultfile.現(xiàn)在是86頁\一共有105頁\編輯于星期五82.Defectresultfile包含那些信息?答：①Defect大?、谖恢?坐標(biāo)③Defectmap現(xiàn)在是87頁\一共有105頁\編輯于星期五83.DefectInspectiontool有哪些型式？答：Brightfield&DarkField現(xiàn)在是88頁\一共有105頁\編輯于星期五84.何謂Brightfield?答：接收反射光訊號的缺陷掃描機(jī)現(xiàn)在是89頁\一共有105頁\編輯于星期五85.何謂Darkfield?答：接收散射光訊號的缺陷掃描機(jī)現(xiàn)在是90頁\一共有105頁\編輯于星期五86.Brightfield與Darkfield何者掃描速度較快?答：Darkfield現(xiàn)在是91頁\一共有105頁\編輯于星期五87.Brightfield與Darkfield

何者靈敏度較好?答：Brightfield現(xiàn)在是92頁\一共有105頁\編輯于星期五88.Review