在LLC系列諧振轉換器盒之外的思考-設計應用

精品文檔-下載后可編輯在LLC系列諧振轉換器盒之外的思考-設計應用電源行業(yè)廣泛應用如圖1所示的LLC串聯(lián)諧振轉換器(LLC-SRC)，它帶有兩個諧振電感器（兩個“L”：Lm和Lr）和一個諧振電容器（一個“C”：Cr)作為低成本、高效率的隔離式功率級。LLC-SRC具有軟開關特性，無需復雜的控制方案。其軟開關特性允許使用具有較低額定電壓的組件，并提供高轉換器效率。與用于其他軟開關拓撲（如移相全橋轉換器）的控制器相比，其簡單的控制方案——具有固定50%占空比的可變頻率調制——需要更低的控制器成本。

圖1LLC-SRC

盡管LLC-SRC可以實現(xiàn)比硬開關反激和正激轉換器高得多的效率，但如果您想獲得ZJ效率，仍然存在一些設計挑戰(zhàn)。首先，在LLC-SRC設計中，兩個諧振電感的比率（Lm與Lr之比）可能必須小于10，以便提供足夠寬的可控范圍。同時，您將需要Lm上的大電感來降低循環(huán)電流——這意味著您需要保持Lr電感大以保持低諧振電感比。

有趣的是，串聯(lián)諧振電感器Lr中的電流完全是交流電，沒有任何直流成分——這意味著磁通密度變化很大（ΔB很高）。高ΔB意味著與交流相關的電感器損耗高。如果電感器繞在基于鐵氧體的磁芯上，磁芯氣隙附近的邊緣效應會導致較高的繞組損耗。

Lr上的大電感意味著更多的電感和更高的交流繞組損耗。這就是為什么許多LLC-SRC設計將粉鐵基磁芯應用于諧振電感器，以在繞組損耗和磁芯損耗之間進行權衡。然而，高ΔB會在諧振電感器上產生相當大的損耗——要么是高繞組損耗，要么是高磁芯損耗。

LLC-SRC設計中的第二個挑戰(zhàn)是如何ZH地優(yōu)化同步整流器(SR)控制。LLC-SRC整流器電流傳導時序取決于負載條件和開關頻率。LLC-SRCSR控制Z有前途的方法是檢測SR場效應晶體管(FET)漏源電壓(VDS)并在VDS低于或高于特定電平時打開和關閉SR。在VDS感測方法需要毫伏級的JD，因此只能在集成電路中實現(xiàn)。自驅動或其他低成本SR控制方案不適用于LLC-SRC，因為它們的電流饋電電容器負載輸出配置。因此，LLC-SRCSR控制器電路的成本通常高于其他拓撲結構的成本。

為了解決這兩個挑戰(zhàn)——高電感器損耗和SR控制——并且仍然利用諧振轉換器可以提供的大部分優(yōu)勢，請考慮使用改進的CLL多諧振轉換器(CLL-MRC)

與所有三個諧振元件（一個電容器和兩個電感器）都在輸入側的CLL-MRC不同，改進的CLL-MRC將一個電感器從輸入側移動到輸出側，并將電感器放置在整流器之后–Lo，如圖2所示。這種修改允許諧振電感器上存在直流電流，這意味著較小的ΔB和可能較低的磁損耗。

在輸出端有一個電感器也會將輸出配置從電流饋電電容器負載配置更改為電壓饋電電感器負載配置。電壓饋電電感負載配置可實現(xiàn)低成本SR控制方案，因為您可以將電感電壓用于感測信號。

改進的CLL-MRC的操作，其中fsw是轉換器開關頻率，fr1={2π[Cr(Lr1//Lr2)]0.5}-1是兩個諧振頻率之一。當fsw低于fr1，輸出繞組電流在開關周期結束前降至零，就像LLC-SRC中的輸出繞組電流一樣?，F(xiàn)在你在輸出端有一個電感。一個簡單的電容器和電阻器組可以檢測輸出電感器電壓。每次發(fā)生較大的電壓變化率(dV/dt)時，就是開啟或關閉SR的時機。因此，SR控制方案的成本低于VDS感測方案。

當fsw高于fr1時，輸出電感電流工作在連續(xù)導通模式。換句話說，ΔB變小，電感交流損耗可以小得多，轉換器效率可能比LLC-SRC更高。

為了驗證這些性能假設，我構建了具有完全相同組件和參數(shù)的LLC-SRC和改進的CLL-MRC功率級。WY的區(qū)別是使用72μH電感器作為LLC-SRC諧振電感器，使用1μH電感器作為改進的CLL-MRC輸出電感器。

顯示了兩個功率級的效率測量結果。在較低的輸入電壓下，fsw小于fr1-因此修改后的CLL-MRC中的Lo電流仍處于不連續(xù)導通模式，具有較大的ΔB。因此，在這種操作條件下，改進的CLL-MRC沒有效率優(yōu)勢。

當輸入電壓升高時，fsw高于fr1并且Lo電流處于連續(xù)導通模式。使用430V輸入時，改進后的CLL-MRC的效率比LLC-SRC高1%。此比較表明，如果您將改進的CLL-MRC設計為始終在高于fr1的頻率下運行，則其效率性能在整個范圍內可能優(yōu)于LLC-SRC。

不同輸入電壓電平下的轉換器效率：修改后的（頂部）CLL-MRC；（