基于CPLD控制的直流固態(tài)功率控制器的設(shè)計(jì)-基礎(chǔ)電子

精品文檔-下載后可編輯基于CPLD控制的直流固態(tài)功率控制器的設(shè)計(jì)-基礎(chǔ)電子SSPC(固態(tài)功率控制器)是由半導(dǎo)體器件構(gòu)成的智能開關(guān)裝置，用于接通／斷開電路，實(shí)現(xiàn)電路保護(hù)和接收上級(jí)計(jì)算機(jī)的控制信號(hào)并向上位機(jī)實(shí)時(shí)反饋其狀態(tài)信息。由于控制邏輯完全由CPLD內(nèi)部的硬件電路完成，因此與功率器件一起工作時(shí)，具有很好的電磁兼容性和抗干擾能力。研制多開關(guān)的SSPC組共享大規(guī)?？刂菩酒?，具有相當(dāng)大的工程實(shí)用價(jià)值，尤其適用于空間有限的場(chǎng)合，如飛機(jī)上。

本文充分利用CPLD的特點(diǎn)，設(shè)計(jì)了具有集成度高、速度快、抗干擾能力強(qiáng)和可靠性高等優(yōu)點(diǎn)的28V直流SSPC。在一塊電路板上集成多個(gè)SSPC，各個(gè)功率開關(guān)問相互獨(dú)立工作，進(jìn)一步提高了功率密度。1功能定義

28V直流SSPC應(yīng)該具有以下功能：

(1)接收上位機(jī)的控制信號(hào)。該控制信號(hào)能夠兼容TTL／CMOS電平，且高電平表示導(dǎo)通，低電平表示關(guān)斷；

(2)根據(jù)流過的SSPC的電流邏輯分析出自身的狀態(tài)，并根據(jù)表1中的代碼表示上傳給上位機(jī)；

(3)SSPC能夠?qū)崟r(shí)診斷自身故障，并根據(jù)故障的嚴(yán)重程度不同，采取不同的保護(hù)措施。

2總體方案設(shè)計(jì)

28V直流SSPC組的結(jié)構(gòu)如圖1所示。

每路SSPC的取樣電阻上的電壓經(jīng)過調(diào)理電路和低通濾波以后，送到4通道的A／D轉(zhuǎn)換器的模擬輸入端，A／D轉(zhuǎn)換器的數(shù)據(jù)輸出端、狀態(tài)信號(hào)和控制信號(hào)分別接到CPLD的I／O引腳，便于程序控制A／D轉(zhuǎn)換器的動(dòng)作。CPLD另外的I／O口可以配置為MOSFET的動(dòng)作命令輸出口線、SSPC的狀態(tài)輸出口線和與上位機(jī)相連的控制命令輸入口線；CPLD自身提供的JTAGBST電路，可以方便地測(cè)試系統(tǒng)內(nèi)部測(cè)試器件之間的連接和檢驗(yàn)器件的操作。

由CPLD組成的邏輯判斷電路的主要功能有：

(1)將A／D轉(zhuǎn)換得到的數(shù)據(jù)通過邏輯判斷，綜合出SSPC的工作狀態(tài)并向上位機(jī)輸出；

(2)接收上位機(jī)的控制命令，結(jié)合自身的工作狀態(tài)，綜合得出SSPC的通斷信號(hào)，控制MOSFET的開通和關(guān)斷。

3硬件設(shè)計(jì)

(1)關(guān)鍵器件選型

電力MOSFET選用IR公司的IRF540N，它的漏-源耐壓為IOOV，導(dǎo)通阻抗44mΩ，允許通過的電流33A。其優(yōu)點(diǎn)為納秒級(jí)的開通和關(guān)斷時(shí)間，能夠完全滿足設(shè)計(jì)需要。

邏輯控制芯片采用ALTERA公司的flex6000系列。該系列采用的OptiFLEX結(jié)構(gòu)增加了器件的有效面積，可用門的數(shù)目達(dá)8000～24000門，觸發(fā)器豐富且基于LUT(查找表)結(jié)構(gòu)，能夠滿足系統(tǒng)處理數(shù)據(jù)的需要。其待機(jī)狀態(tài)的電流小于1mA的低功耗模式，具有強(qiáng)功能的I／O引腳和靈活的內(nèi)部連接等優(yōu)點(diǎn)，從而使其成為設(shè)計(jì)。

(2)硬件電路的組成

①電力MOSFET驅(qū)動(dòng)和保護(hù)電路[3]：采用專門的驅(qū)動(dòng)芯片TC4427，12V供電，如圖2所示。為了抑制電壓和電流的瞬變，MOSFET保護(hù)電路采用RCD吸收電路，用以減小器件的開關(guān)損耗。

②取樣電路：利用取樣電阻(一般選用康銅絲)，將流過負(fù)載的電流信號(hào)轉(zhuǎn)化成可測(cè)的電壓信號(hào)，經(jīng)過隔離放大器、整流電路、濾波電路、采樣保持器和A／D轉(zhuǎn)換電路，將數(shù)字信號(hào)傳送到CPLD進(jìn)行邏輯分析。

③信號(hào)采集和調(diào)理電路：通過隔離放大器，將取樣電阻的電壓調(diào)節(jié)到A／D轉(zhuǎn)換器的允許范圍內(nèi)，經(jīng)過R-C低通濾波器濾除噪聲信號(hào)后，送到A／D轉(zhuǎn)換器的輸入端。

④A／D轉(zhuǎn)換電路：采用12位的四通道A／D轉(zhuǎn)換器AD7864，與CPLD的接口主要有：a．?dāng)?shù)據(jù)輸出線：與CPLD的I／O口相連；b．控制線：轉(zhuǎn)換啟動(dòng)信號(hào)(CONVST)、片選信號(hào)(CS)、通道選擇信號(hào)(H／SSEL和SL1～SL4)以及讀寫控制信號(hào)(RD／WR)等；c．狀態(tài)線：BUSY信號(hào)和轉(zhuǎn)換結(jié)束標(biāo)志(EOC)等。

⑤隔離電路：CPLD為3VI／O供電和2.5V內(nèi)核供電，因此采集的SSPC狀態(tài)信號(hào)和接收的電力MOSFET控制信號(hào)都需要經(jīng)過電平轉(zhuǎn)換及電氣隔離，但實(shí)際上要采用光耦隔離的方式進(jìn)行。因?yàn)镸OSFET的控制信號(hào)需要較大的驅(qū)動(dòng)電流，如果直接從CPLD輸出來驅(qū)動(dòng)，會(huì)因CPLD電流太小而無法驅(qū)動(dòng)，所以實(shí)際中采用六通道反相器74LF04來做光耦前的驅(qū)動(dòng)；接收上位機(jī)輸出的控制信號(hào)是從光耦輸出來的，其電流一般不大(Ie5mA)，所以可以直接接在CPLD的I／O口上。

4軟件功能設(shè)計(jì)

(1)控制AD7864的動(dòng)作，從數(shù)據(jù)口讀出轉(zhuǎn)換的結(jié)果。

運(yùn)用狀態(tài)機(jī)的設(shè)計(jì)方法，AD7864的動(dòng)作可大致分為3個(gè)步驟區(qū)間，每個(gè)步驟對(duì)應(yīng)一個(gè)狀態(tài)，每個(gè)狀態(tài)賦予CPLD特定的功能。

①在步驟S0(CS=1、WR=1、RD=1)時(shí)，A／D轉(zhuǎn)換之中；

②在步驟S1(CS=0、WR=1、RD=1)時(shí)，監(jiān)控EOC信號(hào)是否由高電平變?yōu)榈碗娖?，即A／D轉(zhuǎn)換是否結(jié)束；

③在步驟S2(CS=0、WR=1、RD=0)時(shí)，從DB0～DB11讀取轉(zhuǎn)換的結(jié)果。

軟件流程如圖3所示。

(2)對(duì)采集的數(shù)據(jù)進(jìn)行分析。

數(shù)據(jù)分析流程如圖4所示。

①當(dāng)電流在額定范圍內(nèi)時(shí)，SSPC正常工作；

②當(dāng)電流大于額定電流，而小于額定電流的800％時(shí)，SSPC進(jìn)入反時(shí)限保護(hù)；

③當(dāng)電流大于額定電流的800％時(shí)，SSPC立刻跳閘。

下面介紹SSPC的反時(shí)限保護(hù)階段的算法推導(dǎo)。

反時(shí)限保護(hù)曲線的通用表達(dá)式為：

式中：t為以秒為單位的動(dòng)作時(shí)間；k為時(shí)間系數(shù)(整定值)；I為測(cè)量的電流；Iopr為電流動(dòng)作定值。反時(shí)限保護(hù)曲線的陡度，由α、β共同決定。將上式化為kβ=「(I／Iopr)α-1」t，

離散模型為：

采樣周期△t=20/N(ms)為常數(shù)(N為每周期內(nèi)采樣點(diǎn)數(shù))，M為使等式成立時(shí)累加的采樣周期數(shù)；當(dāng)電流I大于反時(shí)限啟動(dòng)電流Iopr時(shí)，即I／Iopr大于1時(shí)，在每個(gè)采樣周期中斷中將此周期的「(I／Iopr)α-1」累加，當(dāng)累加值大于kβ／△t時(shí)，反時(shí)限累計(jì)延時(shí)到，保護(hù)跳閘。

用VHDL語(yǔ)言實(shí)現(xiàn)的反時(shí)限保護(hù)算法流程如圖5所示。

(3)SSPC將內(nèi)部采集到的電流信號(hào)、接收到的控制命令和內(nèi)部狀態(tài)(包括系統(tǒng)啟動(dòng)的狀態(tài)、電流在不同的范圍內(nèi)變化、跳閘的條件和從跳閘恢復(fù)到正常的條件以及故障切除和未切除時(shí)的系統(tǒng)啟動(dòng)等)經(jīng)過邏輯判斷后，綜合出MOSFET的導(dǎo)通／關(guān)斷指令，作為驅(qū)動(dòng)電路的輸入信號(hào)。

軟件流程如圖6所示。

5試驗(yàn)結(jié)果

該仿真是在ALTERA系列CPLD的開發(fā)環(huán)境MAX+PLUSII上進(jìn)行的。當(dāng)在不同的電流值下采集到的四路SSPC負(fù)載電流為不同值時(shí)，SSPC的工作情況也不一樣。

(1)當(dāng)I／Ioprl時(shí)，SSPC正常導(dǎo)通；當(dāng)I／Iopr8時(shí)，SSPC立即跳閘。

(2)當(dāng)I／Iopr為1.2(SSPC_1)、2(SSPC_2)、由1.2增加到2(SSPC_3)和5(SSPC_4)時(shí)，SSPC的跳閘時(shí)間分別為402ms、161ms、223ms和26ms。

各個(gè)臨界點(diǎn)的實(shí)驗(yàn)所得數(shù)據(jù)經(jīng)過曲線擬和，得到如圖7所示結(jié)果。

試驗(yàn)結(jié)果表明，利用CPLD進(jìn)行SSPC的開發(fā)設(shè)計(jì)，其延遲時(shí)間完全可以通過編程控制，且各路SSPC之間干擾較少。

CPLD內(nèi)部的硬件結(jié)構(gòu)決定了系統(tǒng)良好的抗干擾性和高可靠性，非常適合于電力系統(tǒng)方面的控制。因此，采用CPLD應(yīng)是一個(gè)研究方向。

參考文獻(xiàn):

[1].CPLDdatasheet/datasheet/CPLD_1136600.html.[2].TTLdatasheet/datasheet/TTL_1174409.html.[3].IRF540Ndatasheet/datasheet/IRF540N_314726.html.[4].33Adatasheet/datashe