基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)-設(shè)計(jì)應(yīng)用

精品文檔-下載后可編輯基于CPLD的光伏逆變器鎖相及保護(hù)電路設(shè)計(jì)-設(shè)計(jì)應(yīng)用0引言

在光伏并網(wǎng)系統(tǒng)的逆變器電路中，對(duì)電網(wǎng)電壓的鎖相是一項(xiàng)關(guān)鍵技術(shù)。由于電力系統(tǒng)在工作時(shí)會(huì)產(chǎn)生較大的電磁干擾，因此，其簡(jiǎn)單的鎖相方法很容易受到干擾而失鎖，從而導(dǎo)致系統(tǒng)無(wú)法正常運(yùn)行。在這種情況下，設(shè)計(jì)采用對(duì)電網(wǎng)電壓進(jìn)行過(guò)零檢測(cè)后再將信號(hào)送人CPLD，然后由CPLD實(shí)現(xiàn)對(duì)電網(wǎng)電壓進(jìn)行數(shù)字鎖相的方法，可以有效地防止相位因干擾而發(fā)生抖動(dòng)或者失鎖的現(xiàn)象，保證系統(tǒng)的正常運(yùn)行。另外，本系統(tǒng)還使用CPLD對(duì)DSP產(chǎn)生的PWM波控制信號(hào)和系統(tǒng)運(yùn)行時(shí)的各項(xiàng)參數(shù)進(jìn)行監(jiān)控，一旦發(fā)現(xiàn)異常，立即使系統(tǒng)停機(jī)，并通知DSP發(fā)生異常，從而實(shí)現(xiàn)了對(duì)系統(tǒng)的硬件保護(hù)。

1系統(tǒng)整體結(jié)構(gòu)組成

本文所介紹的設(shè)計(jì)方法是5kW光伏并網(wǎng)發(fā)電系統(tǒng)中逆變器的一部分，該光伏并網(wǎng)逆變器可實(shí)現(xiàn)額定功率為5kW的太陽(yáng)能電池陣列的功率跟蹤與并網(wǎng)輸出。其逆變器的系統(tǒng)結(jié)構(gòu)圖如圖1所示。

本控制系統(tǒng)由TIDSP2812作為主控芯片，XilinxCPLDXC9572XL用作數(shù)字鎖相與保護(hù)電路，XC9572XL為3．3V內(nèi)核電壓的CPLD，它由4個(gè)54V18功能模塊組成，可提供1600個(gè)5ns延遲可用門(mén)。

2數(shù)字鎖相電路的設(shè)計(jì)與實(shí)現(xiàn)

數(shù)字鎖相電路的系統(tǒng)結(jié)構(gòu)圖如圖2所示。該電路由數(shù)字鑒相器、數(shù)字濾波器和數(shù)控振蕩器組成。

如果把圖2所示的數(shù)字鎖相電路中的數(shù)字濾波器看成一個(gè)分頻器，則其分頻比為Mfc/K，此時(shí)的輸出頻率為：

f'=K'△φMfc/K

其中，△φ為輸入信號(hào)V1與輸出信號(hào)V2的相位差；fc為環(huán)路的中心頻率。那么，該數(shù)控振蕩器的輸出頻率為：

f2=f1+K'△φMfc(kN)

由于鎖定的極限范圍為K'△φ=±1，所以，可得到環(huán)路的捕捉帶：

△fmax=f2max-f1=Mfc(kN)

這樣，當(dāng)環(huán)路鎖定時(shí)，f2=f1其系統(tǒng)穩(wěn)態(tài)相位誤差為：

△φ(∞)=NK(f2-f1)/(k'Mfc)

可見(jiàn)，只要合理選擇K值，就能使輸出信號(hào)V2的相位較好地跟蹤輸入V1的相位，從而達(dá)到鎖定之目的。如果K值選的太大，環(huán)路捕捉帶就會(huì)變小，這將導(dǎo)致捕捉時(shí)間增大；而如果K直太小，則可能會(huì)出現(xiàn)頻繁進(jìn)位，借位脈沖。從而使相位出現(xiàn)抖動(dòng)。

根據(jù)圖2給出的數(shù)字鎖相環(huán)的原理框圖，可用VHDL語(yǔ)言分別對(duì)該系統(tǒng)進(jìn)行設(shè)計(jì)。其中數(shù)字濾波器由K模計(jì)數(shù)器組成，數(shù)控振蕩器包括脈沖加，減控制電路和N分頻器等。

2．1數(shù)字鑒相器

數(shù)字鑒相器通常可選用邊沿控制型鑒相器、異或門(mén)鑒相器、同或門(mén)鑒相器或JK觸發(fā)器組成的鑒相器等。本數(shù)字鑒相器是一個(gè)相位比較裝置，主要通過(guò)比較輸入信號(hào)V1(相位φ1)與輸出信號(hào)V2(相位φ2)的相位來(lái)產(chǎn)生一個(gè)誤差信號(hào)Vd，其相位差為△φ=φ1-φ2。當(dāng)△φ=φe(輸入信號(hào)脈寬的一半)時(shí)，其鑒相器輸出為方波，屬于相位鎖定階段。在這種情況下，只要可逆計(jì)數(shù)器的K值足夠大，其輸出端就不會(huì)產(chǎn)生進(jìn)位脈沖或借位脈沖。在環(huán)路未鎖定時(shí)，若△φφe，其輸出脈沖的占空比小于50％；而當(dāng)△φφe，其占空比大于50％，該輸出電壓Vd將加到K?？赡嬗?jì)數(shù)器的UPDN輸入端。

2．2數(shù)字濾波器

計(jì)數(shù)器可設(shè)計(jì)成一個(gè)17位可編程(可變模數(shù))可逆計(jì)數(shù)器，計(jì)數(shù)范圍為23～217，可由外部置數(shù)DCBA控制。其輸入頻率fk=Mfc。當(dāng)鑒相器輸出Vd為高電平時(shí)，K模計(jì)數(shù)器進(jìn)行減計(jì)數(shù)，計(jì)數(shù)到“0”時(shí)，輸出一個(gè)借位脈沖DN；而當(dāng)鑒相器輸出Vd為低電平時(shí)，K計(jì)數(shù)器進(jìn)行加計(jì)數(shù)，當(dāng)計(jì)數(shù)到某一設(shè)定值“DCBA”時(shí)，將輸出一個(gè)進(jìn)位脈沖UP。UP和DN可作為脈沖加／減電路的“加”和“扣”脈沖控制信號(hào)。

2．3數(shù)控振蕩器

本電路由D觸發(fā)器、JK觸發(fā)器和與門(mén)、或門(mén)等電路組成。當(dāng)數(shù)字濾波器UP輸出端輸出一個(gè)進(jìn)位脈沖時(shí)，系統(tǒng)便在INC下降沿到來(lái)后，在脈沖加／減電路的輸出端fout插入一個(gè)脈沖信號(hào)，也就是使相位提前半個(gè)周期；反之，當(dāng)數(shù)字濾波器DN端輸出一個(gè)借位脈沖時(shí)，在DN下降沿到來(lái)后，系統(tǒng)就會(huì)在脈沖加／減電路的輸出序列中扣除一個(gè)脈沖信號(hào)，也就是使相位滯后半個(gè)周期，且這個(gè)過(guò)程是連續(xù)發(fā)生的。這樣，脈沖加，減電路的輸出經(jīng)N分頻器模塊(ncount)分頻后，即可使輸出信號(hào)的相位接受調(diào)整控制，終達(dá)到鎖定。當(dāng)環(huán)路鎖定后，輸出與輸入信號(hào)之間會(huì)存在一定的相位誤差。

3保護(hù)電路的設(shè)計(jì)與實(shí)現(xiàn)

本系統(tǒng)中的保護(hù)電路主要由PWM波形監(jiān)視模塊和系統(tǒng)參數(shù)監(jiān)視模塊組成，其保護(hù)電路結(jié)構(gòu)如圖3所示。

圖3中的脈寬異常檢測(cè)模塊由3個(gè)9位使能計(jì)數(shù)器組成，DSP輸出的三路PWM信號(hào)分別作為計(jì)數(shù)器的使能信號(hào)輸入。當(dāng)控制信號(hào)有效時(shí)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)器的上限值為400，即200μs，當(dāng)控制信號(hào)的有效寬度小于200μs時(shí)(在本系統(tǒng)中DSP的控制周期為55μs)，即認(rèn)為該P(yáng)WM波正常，系統(tǒng)會(huì)將控制信號(hào)直接輸出；如果大于200μs，則認(rèn)為PWM波出現(xiàn)異常，此時(shí)系統(tǒng)將立即切斷PWM波的有效輸出而停機(jī)．并把異常中斷信號(hào)和異常狀態(tài)碼信息給DSP。共態(tài)導(dǎo)通模塊可用于監(jiān)視逆變器系統(tǒng)，從而控制半橋高低端的兩路對(duì)稱(chēng)SPWM波信號(hào)，保證這兩路信號(hào)輸出不會(huì)出現(xiàn)共態(tài)導(dǎo)通的情況。另外，由模擬比較器產(chǎn)生的系統(tǒng)過(guò)電壓、過(guò)電流和溫度異常等報(bào)警信號(hào)，經(jīng)過(guò)數(shù)字濾波后，將送人PWM波處理模塊。這樣，在系統(tǒng)出現(xiàn)異常時(shí)，即可由CPLD實(shí)現(xiàn)硬件上的停機(jī)保護(hù)動(dòng)作。

圖4所示是保護(hù)電路的系統(tǒng)頂層圖。圖5所示是該保護(hù)電路的仿真波形。

4結(jié)束語(yǔ)

本文介紹了基于CPLD的光伏并網(wǎng)逆變器的鎖相及保護(hù)