基于FPGA的三端口非透明型SDRAM控制器-基礎電子

精品文檔-下載后可編輯基于FPGA的三端口非透明型SDRAM控制器-基礎電子摘要：本文采用Altera公司的Stratix系列FPGA實現(xiàn)了一個三端口非透明型SDRAM控制器，該控制器面向用戶具有多個端口，通過輪換優(yōu)先級的設計保證了多個端口平均分配SDRAM的帶寬且不會降低傳輸速率。將訪問SDRAM空間虛擬成一個簡單的訪問三口RAM的操作，采用乒乓的DMA傳輸機制大大提高了數(shù)據(jù)傳輸?shù)膸捄托省?/p>

1引言

SDRAM具有存儲容量大、速度快、成本低的特點，因此廣泛應用于雷達信號處理等需要海量高速存儲的場合，但是SDRAM的操作相對復雜，需要有專門的控制器配合處理器工作完成數(shù)據(jù)的存取操作。隨著FPGA技術的快速發(fā)展及其應用的普及，用FPGA實現(xiàn)SDRAM控制器是目前的技術手段。雖然現(xiàn)在FPGA的生產商提供了一些通用的SDRAM控制器，但是在雷達信號處理等一些專用領域內這些通用的SDRAM控制器難以滿足需要，需要開發(fā)適合的專用的SDRAM控制器。

本文以一個典型的雷達信號存儲與預處理系統(tǒng)為應用背景，用Altera公司的Stratix系列FPGA實現(xiàn)了一個三端口非透明型的SDRAM控制器，該控制器內部具有靈活準確的優(yōu)先級仲裁功能，在保證多個端口平均分配SDRAM帶寬的同時不影響數(shù)據(jù)傳輸?shù)膸?，采用乒乓的DMA傳輸機制大大提高了數(shù)據(jù)傳輸?shù)膸捄托省?/p>

2SDRAM的特點及其基本操作

SDRAM是在現(xiàn)有的標準動態(tài)存儲器中加入同步控制邏輯(一個狀態(tài)機)，利用一個單一的系統(tǒng)時鐘同步所有的地址數(shù)據(jù)和控制信號，它具有如下一些特點：

結構特點：存儲容量大，受輸出管腳數(shù)量限制，其存儲單元設計成矩陣形存儲結構，因此地址分為行地址和列地址，首先給出行地址選通一行（或一頁），然后給出列地址選中要訪問的地址單元；

采用電容存儲信息，因此需要定時充電（刷新）；

同步訪問：所有信號都在時鐘上升沿采樣有效才認為有效；

基于猝發(fā)（Burst）方式訪問：在發(fā)出讀寫命令之后，SDRAM自動訪問長度為猝發(fā)長度的地址空間，非Burst訪問的效率很低；

速度快：只要SDRAM控制器合理設計時序，可以實現(xiàn)單周期訪問一個地址單元。SDRAM的基本操作包括：初始化、激活、預充電、刷新等等。

初始化：SDRAM上電之后必須按照確定的程式進行初始化之后才能正常工作，主要的操作是模式寄存器的設置；

激活：選中所要訪問的行列地址單元；

刷新：SDRAM存儲單元載體為容量很小的電容并存在漏電流。需要定時讀取回填各個單元才能保證數(shù)據(jù)不丟。在片內有自動刷新控制器,記錄了刷新行地址,每執(zhí)行自動刷新命令,刷新一行；

預充電：每次讀寫操作是通過傳感放大器對存儲單元電容的充放電過程,在讀操作時對選中整行單元的原始數(shù)據(jù)可能產生破壞。這就需要在每次讀取操作后立即對該行原內容與閾值比較再回寫,并且對傳感放大器參考閾值電壓復位準備下做讀寫操作。所以總是在執(zhí)行換行讀寫或刷新之前執(zhí)行預充電操作。

3SDRAM控制器的基本功能

三端口非透明型SDRAM控制器是指控制器面向用戶端有三個端口而不是通常情況下的一個端口，三個端口的功能完全一致，依靠仲裁控制切換端口與SDRAM之間交換數(shù)據(jù)，數(shù)據(jù)交換采用DMA的方式，流經SDRAM的數(shù)據(jù)流如圖1所示。數(shù)據(jù)由C端口輸入，A端口輸出，B端口作為與DSP的數(shù)傳通道。

圖1三端口SDRAM控制器的數(shù)據(jù)流向

這里透明型是指外部設備訪問SDRAM時，只需簡單讀寫而不需要進行其它復雜的管理操作，外部設備可以通過SDRAM控制器將SDRAM空間視為一個普通的同步三口RAM操作。但是這種結構不能靈活的實現(xiàn)地址跳變的訪問，隨機訪問的帶寬很低，三個端口再次平均分配SDRAM的帶寬會進一步降低吞吐性能。所以，系統(tǒng)設計中采用了非透明型的設計，非透明的意思是指：外部設備為了訪問SDRAM的數(shù)據(jù)，不但要進行數(shù)據(jù)的讀寫操作，而且需要進行寄存器設置、控制信號調整等其它操作。非透明型設計的靈活性較差，但是可以根據(jù)具體的使用環(huán)境對功能進行簡化，并且將一部分控制操作轉交給軟件完成，所以實現(xiàn)相對比較簡單，而且更加穩(wěn)定可靠。

4SDRAM控制器的基本結構及工作原理

三端口非透明型SDRAM控制器的結構框圖如圖2所示。A、B、C三個端口的內部結構完全相同，都包含一個雙口RAM(作為數(shù)據(jù)乒乓緩存)，一個DMA控制器。外部設備可以通過端口讀寫DPRAM中的數(shù)據(jù)，也可以寫DMA控制寄存器。DMA控制器的功能是根據(jù)DMA控制寄存器內的設置在DPRAM和SDRAM之間交換數(shù)據(jù)，當DSP或者其它外部設備設置了寄存器后，DMA控制器向仲裁和數(shù)據(jù)分配器發(fā)出訪問SDRAM的請求，然后開始一次DMA操作。仲裁和數(shù)據(jù)分配器的功能是決定當前哪一個端口具有訪問SDRAM的權利。SDRAM時序控制器則負責產生操作SDRAM必須的命令碼，并且傳遞數(shù)據(jù)。

圖2三端口非透明型SDRAM控制器的結構

外部設備與SDRAM之間通過一個雙口RAM（DPRAM）進行隔離。外部設備可以直接讀寫DPRAM的右側端口，也可以通過設置DMA寄存器來啟動DPRAM左側端口與SDRAM之間的DMA操作。SDRAM控制器的基本工作原理如下：

（1）寫操作：當外部設備需要向SDRAM寫數(shù)據(jù)時，首先將數(shù)據(jù)存入DPRAM，然后啟動一個從DPRAM到SDRAM的DMA。

（2）讀操作：當外部設備需要讀SDRAM時，首先啟動一個從SDRAM到DPRAM的DMA，等DMA結束以后再從DPRAM讀取數(shù)據(jù)。

（3）基于扇區(qū)的長度和地址控制：為了簡化DMA控制器以及其它的控制邏輯，DPRAM和SDRAM之間的DMA傳輸不是任意長度任意地址的DMA傳輸，而是以扇區(qū)為基本數(shù)傳單位。這里定義一個扇區(qū)的長度為SDRAM中的一行（或者叫一個page）。每個DPRAM則順序劃分為2個扇區(qū)。每次DMA操作完成一個完整扇區(qū)數(shù)據(jù)的搬移。

（4）仲裁控制：當兩個或是三個DMA控制器同時請求訪問SDRAM時，由仲裁控制器根據(jù)優(yōu)先級規(guī)則進行控制。設計中采用了輪換優(yōu)先級的方式，即：剛剛完成了DMA操作的端口具有比較低的優(yōu)先級，當前具有優(yōu)先級的端口有權占用SDRAM直至本次DMA結束，這樣，就可以三個端口分時占用DMA通道，保證三個端口之間平均的分配SDRAM的帶寬。

5仲裁器的設計

仲裁及數(shù)據(jù)分配器的設計的問題是輪換優(yōu)先級的設計。必須保證三個端口分時占用DMA通道，保證平均分配帶寬。采用有限狀態(tài)機作為仲裁器的控制邏輯，這樣既可以保證優(yōu)先級設計的穩(wěn)定性，又可以確保仲裁器判決的實時性，有限狀態(tài)機的設計如圖3所示。

圖3仲裁器的有限狀態(tài)機設計

設計中復雜的情況是：一個通道訪問SDRAM的同時(如A通道)，另外兩個通道同時申請下訪問SDRAM(如B、C通道)，這樣就需要有一個標志位，用它來記錄上訪問過SDRAM的通道，在下仲裁時把它排除在外，直到再下仲裁時才予以考慮。

每次DMA結束后，都自動返回到IDLE的狀態(tài)，通過request標志位，上次DMA通道記錄位來判斷此次訪問SDRAM的通道。具體設計如下：

設初始狀態(tài)下，默認A端口具有優(yōu)先級，然后A、B、C三個端口具有輪換優(yōu)先級；

設置一個標志位old_request，表示上響應的端口，“100”A端口響應，“010”B端口響應，“001”C端口響應；

利用一個標志位request[2:0]作為狀態(tài)翻轉的標志；

利用標志位two_request，three_request作為進入兩個或三個端口同時請求狀態(tài)的標志，two_request=ABC+ABC+ABC，three_request=ABC。