基于Nios軟CPU內(nèi)核的FPGA非線性校正方案-技術(shù)方案

精品文檔-下載后可編輯基于Nios軟CPU內(nèi)核的FPGA非線性校正方案-技術(shù)方案1.引言

OFDM能有效抑制多徑信道引起的深度衰落、抵抗脈沖噪聲和具有較高的頻譜效率的特點(diǎn)。但是OFDM的傳輸符號是多載波的QAM信號經(jīng)過IFFT處理后得到的結(jié)果，由于這種處理是線性相加的關(guān)系，當(dāng)IFFT的輸入中存在相位一致的某些點(diǎn)時必然有較高的峰平比，對發(fā)射機(jī)線性度提出了非常高的要求[1]。射頻功率放大器是發(fā)射機(jī)系統(tǒng)中非線性強(qiáng)的器件，特別是為了提高功率效率，射頻功放基本工作在非線性狀態(tài)，因此線性功率放大器設(shè)計技術(shù)己成為線性化發(fā)射機(jī)系統(tǒng)的關(guān)鍵技術(shù)。為了既保證整個系統(tǒng)的效率，又避免信號由非線性造成的失真[2]，非線性校正技術(shù)隨著通信行業(yè)的發(fā)展變得日益重要。

2.非線性校正方法介紹

OFDM信號高的PAPR值引起系統(tǒng)非線性失真，主要體現(xiàn)在功率放大的過程中，這本身就是由大功率放大器（HPA）的非線性特性所決定的。

為了獲得高效率和線性的HPA，必須消除其非線性失真，采用適當(dāng)?shù)耐鈬娐穼PA的非線性特性進(jìn)行線性化糾正，使HPA和線性化電路在整體上呈現(xiàn)對輸入信號的線性放大效果[11]。目前，常用到的HPA線性化方法有功率回退法、負(fù)反饋法、前饋法和預(yù)失真法[7]。無論何種方法，其目的都是為了在保持較高發(fā)射效率的同時，獲得較好的線性輸入輸出特性。

2.1傳統(tǒng)非線性校正技術(shù)

在線性化技術(shù)出現(xiàn)以前，為了避免由于功率放大器非線性引起的信號失真，系統(tǒng)設(shè)計者通常選用功率回退法，即把功率放大器的信號輸入功率降低，使功率放大器工作在線性工作區(qū)內(nèi)，遠(yuǎn)離非線性飽和區(qū)，從而改善功率放大器的互調(diào)失真[12]。功率回退法原理簡單且易實現(xiàn)，不需要任何附加設(shè)備，但這樣做的同時會使功率放大器的效率大為降低，從而影響整個系統(tǒng)的效率。

為了既保證整個系統(tǒng)的效率，又避免信號由非線性造成的失真，線性化技術(shù)成為通信領(lǐng)域的一種重要技術(shù)。一般而言，傳統(tǒng)的線性化技術(shù)分為開環(huán)和閉環(huán)兩類，閉環(huán)（例如笛卡爾環(huán)和極性環(huán)）實際上是一種反饋技術(shù)，可以獲得較高的線性度，但穩(wěn)定性差，且只能處理窄帶數(shù)據(jù)，不適合多載波系統(tǒng)。而開環(huán)的校準(zhǔn)精度不如閉環(huán)，但處理帶寬大，穩(wěn)定性高。前饋技術(shù)作為另一類線性化技術(shù)，具有閉環(huán)的精度和開環(huán)的穩(wěn)定性和處理帶寬，但實現(xiàn)復(fù)雜，成本很高，而且調(diào)試?yán)щy。

2.2數(shù)字基帶預(yù)失真技術(shù)

線性化技術(shù)發(fā)展中非常重要的一步是預(yù)失真技術(shù)的出現(xiàn)，預(yù)失真技術(shù)初應(yīng)用于模擬通信系統(tǒng)中的射頻部分，后來隨著數(shù)字信號處理（DSP）技術(shù)的發(fā)展，預(yù)失真線性化技術(shù)也可以在數(shù)字域內(nèi)實現(xiàn)，形成數(shù)字預(yù)失真技術(shù)。數(shù)字預(yù)失真技術(shù)主要應(yīng)用于基帶或中頻，極少應(yīng)用處理速率要求極高的射頻。

數(shù)字基帶預(yù)失真是根據(jù)HPA的非線性失真曲線,找出其反向特性函數(shù),對輸入信號進(jìn)行相反方向的預(yù)失真,這樣通過HPA后的總的傳輸特性呈線性，基本原理如圖1所示。

基帶預(yù)失真的優(yōu)點(diǎn)是：電路相對簡單，經(jīng)過精心的調(diào)整后，能達(dá)到很好的校正效果；穩(wěn)定性強(qiáng)，處理帶寬大，適合單載波和多載波系統(tǒng)，即與系統(tǒng)的調(diào)制方式無關(guān)；與HPA的類型無關(guān)[13]；

基帶預(yù)失真技術(shù)可以通過查詢表方式來實現(xiàn)，即構(gòu)造一個預(yù)失真查詢表，根據(jù)查詢表對輸入信號進(jìn)行實時處理，這種方法可以應(yīng)用于任何增益波形圖的功率放大器，線性化效果好，但是需要占用較大的存儲空間。

3.基于FPGA的非線性校正方法的實現(xiàn)方案

有兩種對OFDM基帶信號實現(xiàn)非線性校正的方案。一種是基于FPGA，一種是基于DSP。基于FPGA方案的優(yōu)點(diǎn)在于集成度高，而基于DSP在算法實現(xiàn)和調(diào)試方面更為方便[6]。因為中高端的FPGA支持軟CPU內(nèi)核（典型的如Nios），可以用語言（如C語言）進(jìn)行非線性校正算法的編程和調(diào)試，所以我們采用基于FPGA的校正方案。

數(shù)字基帶矢量信號通常分解為I（實部）和Q（虛部）兩路正交分量信號的形式傳輸。

我們設(shè)計的基于FPGA的非線性校正方案的系統(tǒng)框圖如下：

其中，IQ為原始基帶輸入信號IQ經(jīng)預(yù)失真后得到的信號，IQ為射頻解調(diào)后得到的基帶信號。

本校正系統(tǒng)主要包括三個部分：

查找表模塊：以輸入信號功率值為索引，動態(tài)存儲自適應(yīng)預(yù)校正算法計算得到的復(fù)數(shù)值。原始輸入基帶信號與其對應(yīng)索引項中的值進(jìn)行復(fù)數(shù)乘法[4]，即得到預(yù)失真后的基帶信號。

CORDIC模塊：完成直角坐標(biāo)（實部和虛部）和極坐標(biāo)（模值和相位）之間的轉(zhuǎn)換。因為Nios軟CPU內(nèi)核算法是基于模值和相位（R*）的，而其它如查找表項值，輸入信號和反饋信號的都是基于實部和虛部（IQ）的。該模塊通過簡單的移位運(yùn)算和加減法運(yùn)算就能完成直極轉(zhuǎn)換，具有很高的計算效率[9]。

Nios軟CPU內(nèi)核及其自適應(yīng)預(yù)失真算法，這是非線性校正系統(tǒng)的部分。NiosCPU是一種采用流水線技術(shù)、采用16位指令系統(tǒng)的單指令流RISC處理器，具有強(qiáng)大的尋址模式和良好的可擴(kuò)展性，而且具備通用CPU的一般控制和運(yùn)算功能，并可以根據(jù)性能需求由用戶生成（用戶定制），可獲得較高的性能資源比。自適應(yīng)預(yù)失真算法根據(jù)輸入信號和反饋信號的差值信息(反映放大器特性因溫度或老化發(fā)生變化)進(jìn)行某種方式（如牛頓切線法）的迭代算法，逐次更新查找表，并經(jīng)一定次數(shù)的迭代運(yùn)算后趨于收斂。

方案實現(xiàn)時需注意的問題：

1.關(guān)于同步控制

在生成預(yù)失真表時，必須保證是原始IQ與相對應(yīng)的IQ進(jìn)行比較，即同步控制。一般情況下，我們認(rèn)為延時是固定的?？梢酝ㄟ^特征序列來計算延時，也可定期用特征序列來更新延時。

2.關(guān)于反饋延時電路的幅度調(diào)整

由于反饋信號同原始信號需要作比較，因此要對反饋信號作相應(yīng)的衰減，將反饋信號和原始信號進(jìn)行歸一化的處理?？梢砸揽肯到y(tǒng)初始化過程中的特征序列確定對反饋信