第2章-8086微處理器及其體系結(jié)構(gòu)

第2章-8086微處理器及其體系結(jié)構(gòu)第一頁，共44頁。2.28086微處理器的內(nèi)部結(jié)構(gòu)微型計(jì)算機(jī)是由具有不同功能的一些部件組成的，包含運(yùn)算器和控制器電路的大規(guī)模集成電路，稱為“微處理器”，又稱“中央處理器（CPU）”，其職能是執(zhí)行算術(shù)/邏輯運(yùn)算，并負(fù)責(zé)控制整個(gè)計(jì)算機(jī)系統(tǒng)，使之能自動(dòng)協(xié)調(diào)地完成各種操作。2.2.1基本性能指標(biāo)16位微處理器；采用高速運(yùn)算性能的HMOS工藝制造，芯片上集成了2.9萬只晶體管；使用單一的+5V電源，40條引腳雙列直插式封裝；時(shí)鐘頻率為5MHz~10MHz，基本指令執(zhí)行時(shí)間為.3ms~0.6ms16根數(shù)據(jù)線和20根地址線，可尋址的地址空間達(dá)1MB8086可以和浮點(diǎn)運(yùn)算器、I/O處理器或其他處理器組成多處理器系統(tǒng)，從而極大地提高了系統(tǒng)的數(shù)據(jù)吞吐能力和數(shù)據(jù)處理能力。2第二頁，共44頁。2.2.28086微處理器內(nèi)部結(jié)構(gòu)組成圖2-18086CPU內(nèi)部結(jié)構(gòu)框圖執(zhí)行部件EU

執(zhí)行部件中包含一個(gè)16位的算術(shù)邏輯單元（ALU），8個(gè)16位的通用寄存器，一個(gè)16位的狀態(tài)標(biāo)志寄存器，一個(gè)數(shù)據(jù)暫存寄存器和執(zhí)行部件的控制電路。總線接口部件BIU

內(nèi)部設(shè)有四個(gè)16位段地址寄存器：代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES，一個(gè)16位指令指針寄存器IP，一個(gè)6字節(jié)指令隊(duì)列緩沖器，20位地址加法器和總線控制電路。執(zhí)行部件EU功能：從BIU的指令隊(duì)列中取出指令代碼，經(jīng)指令譯碼器譯碼后執(zhí)行指令所規(guī)定的全部功能。執(zhí)行指令所得結(jié)果或執(zhí)行指令所需的數(shù)據(jù)，都由EU向BIU發(fā)出命令，對(duì)存儲(chǔ)器或I/O接口進(jìn)行讀/寫操作?？偩€接口部件BIU功能：根據(jù)執(zhí)行部件EU的請(qǐng)求，負(fù)責(zé)完成CPU與存儲(chǔ)器或I/O設(shè)備之間的數(shù)據(jù)傳送。

3第三頁，共44頁。8086CPU的指令流水線工作模式（1）每當(dāng)8086的指令隊(duì)列中有兩個(gè)空字節(jié)，或8088的指令隊(duì)列中有一個(gè)空字節(jié)時(shí)，BIU就會(huì)自動(dòng)把指令取到指令隊(duì)列中。其取指的順序是按指令在程序中出現(xiàn)的前后順序。（2）每當(dāng)EU準(zhǔn)備執(zhí)行一條指令時(shí)，它會(huì)從BIU部件的指令隊(duì)列前部取出指令的代碼，然后用幾個(gè)時(shí)鐘周期去執(zhí)行指令。在執(zhí)行指令的過程中，如果必須訪問存儲(chǔ)器或者I／O端口，那么EU就會(huì)請(qǐng)求BIU，進(jìn)入總線周期，完成訪問內(nèi)存或者I／O端口的操作；如果此時(shí)BIU正好處于空閑狀態(tài)，會(huì)立即響應(yīng)EU的總線請(qǐng)求。（3）當(dāng)指令隊(duì)列已滿，且EU又沒有總線訪問請(qǐng)求時(shí)，BIU便進(jìn)入空閑狀態(tài)。（4）在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，由于待執(zhí)行指令的順序發(fā)生了變化，則指令隊(duì)列中已經(jīng)裝入的字節(jié)被自動(dòng)消除，BIU會(huì)接著往指令隊(duì)列裝入轉(zhuǎn)向的另一程序段中的指令代碼。4第四頁，共44頁。等待取指1執(zhí)行1等待取指2執(zhí)行2等待取指3執(zhí)行3MPU總線忙閑忙閑忙閑傳統(tǒng)微處理器的指令執(zhí)行過程取指1取指2取指3取指4取指5取指6EU總線執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5執(zhí)行6忙忙忙忙忙忙BIU8086CPU的指令執(zhí)行過程-流水線工作模式兩種CPU指令執(zhí)行模式對(duì)比5第五頁，共44頁。2.2.38086CPU的寄存器結(jié)構(gòu)8086CPU中可供編程使用的有14個(gè)16位寄存器，按其用途可分為3類：通用寄存器、段寄存器、控制寄存器。如圖所示。

8086CPU內(nèi)部寄存器結(jié)構(gòu)

數(shù)據(jù)寄存器包括4個(gè)16位的寄存器AX、BX、CX和DX，一般用來存放16位數(shù)據(jù)，故稱為數(shù)據(jù)寄存器。其中的每一個(gè)又可根據(jù)需要將高8位和低8位分成獨(dú)立的兩個(gè)8位寄存器來使用，即AH、BH、CH、DH和AL、BL、CL、DL兩組，用于存放8位數(shù)據(jù)，它們均可獨(dú)立尋址、獨(dú)立使用。尋址方式：指令中操作數(shù)字段實(shí)質(zhì)上是指出操作數(shù)存放于何處。一般來說，1.操作數(shù)可以跟隨在指令操作碼之后，稱為立即數(shù)；2.操作數(shù)也可以存放在CPU內(nèi)部的寄存器中，稱為寄存器操作數(shù)。3.絕大多數(shù)的操作數(shù)存放在內(nèi)存儲(chǔ)器中，稱為存儲(chǔ)器操作數(shù)。指令指定操作數(shù)的位置，即給出地址信息，在執(zhí)行時(shí)需要根據(jù)這個(gè)地址信息找到需要的操作數(shù)。這種尋找操作數(shù)的過程稱為尋址，而尋找操作數(shù)的方法稱為尋址方式。

SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)钠频刂?；BP：基址指針寄存器，常用于在訪問內(nèi)存（堆棧段）時(shí)存放內(nèi)存單元的偏移地址。變址寄存器常用于指令中對(duì)于存儲(chǔ)器操作數(shù)的尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目地操作數(shù)的偏移地址。偏移地址：偏移地址是某存儲(chǔ)單元相對(duì)其所在段起始位置的偏移字節(jié)數(shù)，或簡稱偏移量。它是一個(gè)16位的地址，根據(jù)指令的不同，它可以來自于CPU中不同的16位寄存器（SP、BP、SI、DI、BX等）。6第六頁，共44頁。2．控制寄存器8086CPU的控制寄存器包含指令指針寄存器IP

和標(biāo)志寄存器F

。如圖所示。

8086CPU內(nèi)部寄存器結(jié)構(gòu)

指令指針寄存器IP：是一個(gè)16位的寄存器，存放EU要執(zhí)行的下一條指令的偏移地址，用以控制程序中指令的執(zhí)行順序，實(shí)現(xiàn)對(duì)代碼段指令的跟蹤。標(biāo)志寄存器F：是一個(gè)16位的寄存器，共9個(gè)標(biāo)志，其中6個(gè)用作狀態(tài)標(biāo)志，3個(gè)用作控制標(biāo)志。7第七頁，共44頁。標(biāo)志寄存器F：是一個(gè)16位的寄存器，共9個(gè)標(biāo)志，其中6個(gè)用作狀態(tài)標(biāo)志，3個(gè)用作控制標(biāo)志。（1）狀態(tài)標(biāo)志：狀態(tài)標(biāo)志用來反映EU執(zhí)行算術(shù)和邏輯運(yùn)算以后的結(jié)果特征。CF：進(jìn)位標(biāo)志；PF：奇偶標(biāo)志；AF：輔助進(jìn)位標(biāo)志ZF：零標(biāo)志；SF：符號(hào)標(biāo)志；OF：溢出標(biāo)志8第八頁，共44頁。CF—進(jìn)位標(biāo)志位，做加法時(shí)最高位出現(xiàn)進(jìn)位或做減法時(shí)最高位出現(xiàn)借位，該位置1，反之為0。PF—奇偶標(biāo)志位，當(dāng)運(yùn)算結(jié)果的低8位中1的個(gè)數(shù)為偶數(shù)時(shí)，則該位置1，反之為0。AF—半進(jìn)位標(biāo)志位，做字節(jié)加法時(shí)，當(dāng)?shù)退奈挥邢蚋咚奈坏倪M(jìn)位，或在做減法時(shí)，低四位有向高四位的借位時(shí)，該標(biāo)志位就置1。（例：11011000+10101110=110000110其中AF＝1，CF＝1）ZF—零標(biāo)志位，運(yùn)算結(jié)果為0時(shí)，該標(biāo)志位置1，否則清0。SF—符號(hào)標(biāo)志位，當(dāng)運(yùn)算結(jié)果的最高位為1，該標(biāo)志位置1，否則清0。即與運(yùn)算結(jié)果的最高位相同。9第九頁，共44頁。OF—溢出標(biāo)志位，OF溢出的判斷方法如下：加法運(yùn)算： 若兩個(gè)加數(shù)的最高位為0，而和的最高位為1，則產(chǎn)生上溢出； 若兩個(gè)加數(shù)的最高位為1，而和的最高位為0，則產(chǎn)生下溢出； 兩個(gè)加數(shù)的最高位不相同時(shí)，不可能產(chǎn)生溢出。減法運(yùn)算：若被減數(shù)的最高位為0，減數(shù)的最高位為1，而差的最高位為1，則產(chǎn)生上溢出；若被減數(shù)的最高位為1，減數(shù)的最高位為0，而差的最高位為0，則產(chǎn)生下溢出；被減數(shù)及減數(shù)的最高位相同時(shí)，不可能產(chǎn)生溢出。如果所進(jìn)行的運(yùn)算是帶符號(hào)數(shù)的運(yùn)算，則溢出標(biāo)志恰好能夠反映運(yùn)算結(jié)果是否超出了8位或16位帶符號(hào)數(shù)所能表達(dá)的范圍：即字節(jié)運(yùn)算大于+127或小于－128時(shí)，字運(yùn)算大于+32767或小于－32768時(shí)，該位置1，反之為0。10第十頁，共44頁。CF＝0、AF＝0、PF＝1、ZF＝0、SF＝1、OF＝1（兩正數(shù)相加結(jié)果為負(fù)）00111010100110011010011001010100＋1001001101000101舉例：狀態(tài)位狀態(tài)：11第十一頁，共44頁。（2）控制標(biāo)志：控制標(biāo)志是用來控制CPU的工作方式或工作狀態(tài)。IF—中斷允許標(biāo)志位，若該位置1，則處理器可以響應(yīng)可屏蔽中斷，否則就不能響應(yīng)可屏蔽中斷TF—陷阱標(biāo)志位(單步標(biāo)志位、跟蹤標(biāo)志)。當(dāng)該位置1時(shí)，將使8086/8088進(jìn)入單步工作方式，通常用于程序的調(diào)試。DF—方向標(biāo)志位，若該位置1，則串操作指令的地址修改為自動(dòng)減量方向，反之，為自動(dòng)增量方向。12第十二頁，共44頁。3.段寄存器

8086CPU共有4個(gè)16位的段寄存器，用來存放每一個(gè)邏輯段的段起始地址。（1）代碼段寄存器CS（2）數(shù)據(jù)段寄存器DS（3）堆棧段寄存器SS（4）附加段寄存器ES這些段寄存器的內(nèi)容與有效的地址偏移量一起，可確定內(nèi)存的物理地址。CS劃定并控制程序區(qū)。 代碼段用于存放指令代碼DS和ES控制數(shù)據(jù)。

數(shù)據(jù)段和附加段用來存放操作數(shù)SS控制堆棧區(qū)。

堆棧段用于存放返回地址，保存寄存器內(nèi)容，傳遞參數(shù)13第十三頁，共44頁。堆棧的相關(guān)概念堆棧是按照“先進(jìn)后出”原則組織的存儲(chǔ)區(qū)域，堆棧的大小最大為64KB堆棧由堆棧段寄存器SS和堆棧指針寄存器SP來尋址，SS給出堆棧段的段基址，SP指向當(dāng)前棧頂——段基址到棧頂?shù)钠屏織５诪槎褩？臻g的高地址單元，棧頂為低地址單元。堆棧操作以字為單位。數(shù)據(jù)進(jìn)棧，棧頂向低地址方向浮動(dòng)，高位字節(jié)存入高地址單元，低位字節(jié)存入低地址單元數(shù)據(jù)出棧，棧頂向高地址方向浮動(dòng)，低位字節(jié)彈到目的操作數(shù)的低位，高位字節(jié)彈到目的操作數(shù)的高低位14第十四頁，共44頁。堆棧操作的實(shí)例15第十五頁，共44頁。2.38086微處理器的存儲(chǔ)器組織1．存儲(chǔ)器空間與存儲(chǔ)器結(jié)構(gòu)

存儲(chǔ)器是按字節(jié)進(jìn)行組織的，兩個(gè)相鄰的字節(jié)被稱為一個(gè)“字”。存放的信息若是以字節(jié)（8位）為單位的，將在存儲(chǔ)器中按順序排列存放；若存放的數(shù)據(jù)為一個(gè)字（16位）時(shí)，則將每一個(gè)字的低字節(jié)（低8位）存放在低地址中，高字節(jié)（高8位）存放在高地址中，并以低地址作為該字的地址。在組成與8086CPU連接的存儲(chǔ)器時(shí)，1M字節(jié)的存儲(chǔ)空間實(shí)際上被分成兩個(gè)512K字節(jié)的存儲(chǔ)體，分別叫高位庫和低位庫。低位庫固定與8086CPU的低位字節(jié)數(shù)據(jù)線D7~D0相連，因此又可稱它為低字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為偶地址。高位庫與8086CPU的高位字節(jié)數(shù)據(jù)線D15~D8相連，因此又稱它為高字節(jié)存儲(chǔ)體，該存儲(chǔ)體中的每個(gè)地址均為奇地址，如下圖所示。16第十六頁，共44頁。00001H

00000H00003H

00002H00005H

00004H

512K×8（位）512K×8（位）

奇地址存儲(chǔ)體偶地址存儲(chǔ)體

（A0=1）（A0=0）

FFFFDH

FFFFCHFFFFFH

FFFFEH8086存儲(chǔ)器的分體結(jié)構(gòu)

17第十七頁，共44頁。物理地址物理地址..60000H60001H60002H60003H60004H...12HF0H1BH08H存儲(chǔ)器的操作完全基于物理地址。問題：8088的內(nèi)部總線和內(nèi)部寄存器均為16位，如何生成20位地址？解決：存儲(chǔ)器分段18第十八頁，共44頁。存儲(chǔ)器分段高地址低地址段基址段基址段基址段基址最大64KB段i-1段i段i+119第十九頁，共44頁。邏輯地址段基地址和段內(nèi)偏移組成了邏輯地址

段地址偏移地址(偏移量)格式為：段地址:偏移地址物理地址=段基地址×16+偏移地址60002H00H12H60000H0000段基地址（16位）段首地址×××???×××偏移地址=0002H20第二十頁，共44頁。物理地址的實(shí)現(xiàn)：21第二十一頁，共44頁。問題1：

請(qǐng)將如下邏輯地址用物理地址表示：

(1)FFFFH：0 (2)45H：18H

(3)2000H：4600H(4)B821H：3456H

解：用PA表示物理地址，PA＝段基地址×16+偏移地址（1）PA＝FFFFH×16+0000H＝FFFF0H（2）PA＝0045H×16+0018H＝00468H（3）PA＝2000H×16+4600H＝24600H（4）PA＝B821H×16+3456H＝BB666H22第二十二頁，共44頁。例：以3F14H為段基址的邏輯段最大可有64K字節(jié) 邏輯地址3F14：0000～3F14：FFFF物理地址3F140～4F13F一個(gè)物理地址可表示為不同的邏輯地址3F650H表示為3F64：00103F24：04103F14：0510

23第二十三頁，共44頁。問題2：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，DS段有一操作數(shù)，其偏移地址=0204H， 1)畫出各段在內(nèi)存中的分布2)指出各段首地址3)該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSSCSDSES解：各段分布及段首址見右圖所示操作數(shù)的物理地址為：250AH×16H+0204H=252A4H24第二十四頁，共44頁。物理地址：就是存儲(chǔ)器的實(shí)際地址，它是指CPU和存儲(chǔ)器進(jìn)行數(shù)據(jù)交換時(shí)所使用的地址（20位）。邏輯地址：是在程序中使用的地址，它由段地址和偏移地址兩部分組成（16位）。邏輯地址的表示形式為“段地址∶偏移地址”。段基地址：把段的起始單元的物理地址除以16的結(jié)果為段地址，段的起始單元的物理地址為16的整數(shù)倍，即：XXXX0H偏移地址：偏移地址是某存儲(chǔ)單元相對(duì)其所在段起始位置的偏移字節(jié)數(shù)，或簡稱偏移量。它是一個(gè)16位的地址，根據(jù)指令的不同，它可以來自于CPU中不同的16位寄存器（IP、SP、BP、SI、DI、BX等）。轉(zhuǎn)換關(guān)系：物理地址=段地址×16H＋偏移地址

小結(jié)：邏輯地址（LA）和物理地址（PA）

25第二十五頁，共44頁。形成物理地址時(shí)8086的4個(gè)邏輯段的用途在8086有4個(gè)邏輯段：代碼段CS、數(shù)據(jù)段SS、堆棧段SS和附加段ES。代碼段CS用于存放程序；數(shù)據(jù)段DS和附加段ES用于存放數(shù)據(jù)；堆棧段SS用于存放數(shù)據(jù)（包括暫存數(shù)據(jù)和保護(hù)現(xiàn)場的數(shù)據(jù)）。在形成物理地址時(shí)，CS、DS、ES和SS四個(gè)段寄存器的作用如下：

當(dāng)取指令時(shí)，CPU以CS寄存器的值作段基址，再加上IP中的16位偏移地址，得到指令的物理地址；當(dāng)進(jìn)行堆棧操作時(shí)，段基地址CPU以SS為堆棧段的基地址，偏移地址由SP或BP來指定，當(dāng)訪問存儲(chǔ)器的數(shù)據(jù)段時(shí)，數(shù)據(jù)段寄存器DS或附加段寄存器ES，再加上16位偏移地址(來自于SI，DI，BX)，得到操作數(shù)的物理地址。26第二十六頁，共44頁。2.280286/80386/80486/Pentium微處理器簡介2.2.180286微處理器簡介

1．80286的主要特性

（1）增加地址線，使內(nèi)存容量提高。 （2）具有兩種地址方式：實(shí)地址方式和保護(hù)虛地址方式?？梢允褂锰摂M內(nèi)存。 （3）尋址方式更加豐富（24種） （4）三種類型中斷：硬件中斷、軟件中斷、異常中斷。 （5）增加了高級(jí)類指令、執(zhí)行環(huán)境操作類指令和保護(hù)類指令。 （6）時(shí)鐘頻率提高27第二十七頁，共44頁。2．80286內(nèi)部結(jié)構(gòu)28第二十八頁，共44頁。2.80286的地址方式

80286訪問存儲(chǔ)器時(shí)，有兩種方式即實(shí)地址方式和虛地址保護(hù)方式。

（1）實(shí)地址方式：80286加電后即進(jìn)入實(shí)地址方式，其尋址空間為1M。在實(shí)地址方式下，80286與8086在目標(biāo)碼一級(jí)是向上兼容的，它兼容了8086的全部功能，8086的匯編語言源程序可以不做任何修改在80286上運(yùn)行。（2）虛地址保護(hù)方式：此方式是集實(shí)地址方式、存儲(chǔ)器管理、對(duì)于虛擬存儲(chǔ)器的支持和對(duì)地址空間的保護(hù)為一體而建立起來的一種特殊工作方式，使80286能支持多用戶、多任務(wù)系統(tǒng)。在保護(hù)方式下的內(nèi)存采用分段管理方式29第二十九頁，共44頁。虛擬存儲(chǔ)器技術(shù)： 是一種通過硬件和軟件的綜合來擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。它是在內(nèi)存儲(chǔ)器和外存儲(chǔ)器(軟盤、硬盤或光盤)之間增加一定的硬件和軟件支持，使兩者形成一個(gè)有機(jī)整體，使編程人員在寫程序時(shí)不用考慮計(jì)算機(jī)的實(shí)際內(nèi)存容量，可以寫出比實(shí)際配置的物理存儲(chǔ)器容量大很多的單用戶或多用戶程序。 程序預(yù)先放在外存儲(chǔ)器中，在操作系統(tǒng)的統(tǒng)一管理和調(diào)度下，按某種置換算法依次調(diào)入內(nèi)存儲(chǔ)器被CPU執(zhí)行。這樣，從CPU看到的是一個(gè)速度接近內(nèi)存卻具有外存容量的假想存儲(chǔ)器，這個(gè)假想存儲(chǔ)器就叫虛擬存儲(chǔ)器。 在采用虛擬存儲(chǔ)器的計(jì)算機(jī)系統(tǒng)中，存在著虛地址空間(或邏輯地址空間)和實(shí)地址空間（或物理地址空間)兩個(gè)地址不同的空間。虛地址空間是程序可用的空間，而實(shí)地址空間是CPU可訪問的內(nèi)存空間。后者容量由CPU地址總線寬度決定，而前者則由CPU內(nèi)部結(jié)構(gòu)決定。30第三十頁，共44頁。內(nèi)存分段管理在保護(hù)模式下，各個(gè)16位的段寄存器里面放置的是選擇符。各項(xiàng)任務(wù)共享的內(nèi)存空間由全局選擇符來索引；而某個(gè)任務(wù)獨(dú)立使用的內(nèi)存空間由局部選擇符來索引。由選擇符可以獲得相應(yīng)的描述符。由描述符中的線性地址決定段的基地址。再利用指令（或其他方式）給出的偏移量，便可以得到線性地址，即：

線性地址=段線性基地址+偏移量保護(hù)模式采用上面介紹的分段管理，可以實(shí)現(xiàn)的存儲(chǔ)器尋址范圍為16M，通常把通過段變換獲得的地址稱為線性地址。這種線性地址是同24位物理地址對(duì)應(yīng)的。使用分段的存儲(chǔ)器可以保證多個(gè)任務(wù)的相對(duì)獨(dú)立性，增加程序與系統(tǒng)的可靠性。31第三十一頁，共44頁。2.4.280386微處理器簡介1．80386的主要特性（1）靈活的32位微處理器，提供32位的指令。（2）提供32位外部總線接口，最大數(shù)據(jù)傳輸速率為32Mbps。（3）具有片內(nèi)集成的存儲(chǔ)器管理部件MMU，可支持虛擬存儲(chǔ)和特權(quán)保護(hù)。（4）具有實(shí)地址方式、保護(hù)方式和虛擬8086方式。（5）具有極大的尋址空間。（6）通過配用數(shù)值協(xié)處理器可支持高速數(shù)值處理。（7）在目標(biāo)碼一級(jí)與8086、80286芯片完全兼容。32第三十二頁，共44頁。2．80386內(nèi)部結(jié)構(gòu)33第三十三頁，共44頁。內(nèi)存分頁管理程序代碼和數(shù)據(jù)必須駐留在內(nèi)存中才能得以運(yùn)行，然而系統(tǒng)內(nèi)存量很有限，往往不能容納一個(gè)完整程序的所有代碼和數(shù)據(jù)，特別是在多任務(wù)系統(tǒng)中，如Windows，可能需要同時(shí)打開多個(gè)執(zhí)行程序，如畫圖程序，瀏覽器等，想讓內(nèi)存駐留所有這些程序顯然不大可能，因此首先能想到的就是將程序分割成小部分，只讓當(dāng)前系統(tǒng)運(yùn)行它所有需要的那部分留在內(nèi)存，其他部分都留在硬盤（虛擬內(nèi)存）。當(dāng)系統(tǒng)處理完當(dāng)前任務(wù)片段后，再從外存中調(diào)入下一個(gè)待運(yùn)行的任務(wù)片段。于是，內(nèi)存分頁管理機(jī)制隨之而被發(fā)明。分頁管理的基本思想是將內(nèi)存分為大小固定為4KB或者1MB的若干頁，通過一定機(jī)制對(duì)內(nèi)存進(jìn)行管理。與分段管理類似，程序或數(shù)據(jù)將根據(jù)其長度分配若干頁。為了進(jìn)行頁面管理，在分頁管理機(jī)制中采用了頁表、頁目錄對(duì)線性地址作頁變換。34第三十四頁，共44頁。分頁部件的轉(zhuǎn)換功能對(duì)于4KB頁面的線性地址到物理地址的轉(zhuǎn)換示意圖頁目錄表存儲(chǔ)在一個(gè)物理頁中共有1024個(gè)頁目錄項(xiàng)（pagedirectoryentry）

每個(gè)PDE為4字節(jié)長，包含對(duì)應(yīng)第二級(jí)表所在物理地址空間頁的頁碼每張頁表存儲(chǔ)在一個(gè)物理頁中共有1024個(gè)頁表項(xiàng)（pagetableentry）

每個(gè)PTE為4字節(jié)長，其中PTE的低12位用來存放諸如“頁是否存在于內(nèi)存”或“頁的權(quán)限”等信息

35第三十五頁，共44頁。2.80386的寄存器結(jié)構(gòu)

80386中共有7類32個(gè)寄存器，它們是：通用寄存器、段寄存器、指令指針和標(biāo)志寄存器、控制寄存器、系統(tǒng)地址寄存器、排錯(cuò)寄存器和測試寄存器。3．80386的工作方式（1）實(shí)地址方式：系統(tǒng)啟動(dòng)后，80386自動(dòng)進(jìn)入實(shí)地址方式。此方式下，采用類似于8086的體系結(jié)構(gòu)。

（2）保護(hù)方式：是指在執(zhí)行多任務(wù)操作時(shí)，對(duì)不同任務(wù)使用的虛擬存儲(chǔ)器空間進(jìn)行完全的隔離，保護(hù)每個(gè)任務(wù)順利執(zhí)行。（3）虛擬8086方式：是指一個(gè)多任務(wù)的環(huán)境，即模擬多個(gè)8086的工作方式。36第三十六頁，共44頁。2.4.380486微處理器簡介1．80486的主要特性（1）首次增加RISC技術(shù)。（2）超標(biāo)量和超流水線結(jié)構(gòu)。（3）芯片上集成部件多。有數(shù)據(jù)高速緩存、浮點(diǎn)運(yùn)算部件、分頁虛擬存儲(chǔ)管理和80387數(shù)值協(xié)處理器