MOS晶體管基礎演示文稿

MOS晶體管基礎演示文稿1目前一頁\總數(shù)二十九頁\編于十四點MOS晶體管本節(jié)課主要內容

器件結構電流電壓特性電流方程溝道長、短溝道效應、襯底偏壓效應2目前二頁\總數(shù)二十九頁\編于十四點MOSFET

MOS晶體管3目前三頁\總數(shù)二十九頁\編于十四點MOS晶體管的動作MOS晶體管實質上是一種使電流時而流過，時而切斷的開關n+n+p型硅基板柵極（金屬）絕緣層（SiO2）半導體基板漏極源極N溝MOS晶體管的基本結構源極(S)漏極(D)柵極(G)MOSFET的基本結構4目前四頁\總數(shù)二十九頁\編于十四點源極(S)漏極(D)柵極(G)VG=3.3VVS=0VD=0柵極電壓為3.3V時，表面的電位下降，形成了連接源漏的通路。++++++++3.3VMOSFET的工作原理25目前五頁\總數(shù)二十九頁\編于十四點++++++++3.3V3.3V電流源極(S)漏極(D)柵極(G)VG=3.3VVS=0VD=3.3V更進一步，在漏極加上3.3V的電壓，漏極的電位下降，從源極有電子流向漏極，形成電流。（電流是由漏極流向源極）MOSFET的工作原理36目前六頁\總數(shù)二十九頁\編于十四點5V源極(S)漏極(D)柵極(G)VG=0VVS=0VVD=3.3V漏極保持3.3V的電壓，而將柵極電壓恢復到0V，這時表面的電位提高，源漏間的通路被切斷。MOSFET的工作原理47目前七頁\總數(shù)二十九頁\編于十四點IDmnCoxW2L(VG-VTH)2(0<VD<VG-VTH)(0<VG-VTH<VD)VDID非飽和區(qū)飽和區(qū)NMOS晶體管的I/V特性-1VDsat=VG-VTHmnCoxW2L[2(VG-VTH)VD-VD2]8目前八頁\總數(shù)二十九頁\編于十四點漏極柵極源極SiO2WLmnCoxW2Lmn：為Si中電子的遷移率

Cox:為柵極單位電容量W:為溝道寬L:為溝道長CoxCox=eox/tOX9目前九頁\總數(shù)二十九頁\編于十四點VTH影響MOS晶體管特性的幾個重要參數(shù)

MOS晶體管的寬長比（W/L)

MOS晶體管的開啟電壓VTH

柵極氧化膜的厚度tox溝道的摻雜濃度（NA)襯底偏壓（VBS)FA0SOXFFB2qNK2C12VVTHfe+f+=+VBS(

)10目前十頁\總數(shù)二十九頁\編于十四點PMOS的IDS-VDS特性（溝道長>1mm)MOS晶體管11目前十一頁\總數(shù)二十九頁\編于十四點MOS管的電流解析方程（L〉1mm)工藝參數(shù)與（VGS-VTH)的平方成正比MOS晶體管12目前十二頁\總數(shù)二十九頁\編于十四點源極(S)漏極(D)柵極(G)VGVDIDnMOS晶體管的I-V特性VTHIDVG增強型（E)VTHIDVG耗盡型(D)NMOS晶體管的I/V特性-213目前十三頁\總數(shù)二十九頁\編于十四點閾值電壓的定義飽和區(qū)外插VTH在晶體管的漏源極加上接近電源VDD的電壓，畫出VGS-IDS的關系曲線，找出該曲線的最大斜率，此斜率與X軸的交點定義為閾值電壓。以漏電流為依據(jù)定義VTH在晶體管的漏源極加上接近電源VDD的電壓，畫出VGS-Log(IDS)的關系曲線，從該曲線中找出電流為1微安時所對應的VGS定義為閾值電壓。MOS晶體管14目前十四頁\總數(shù)二十九頁\編于十四點MOS管短溝道效應IDSW/L,L要盡可能小短溝道效應由器件的溝道長決定溝道變短時，漏極能帶的影響變大，電流更易流過溝道，使得閾值電壓降低MOS晶體管15目前十五頁\總數(shù)二十九頁\編于十四點襯底偏壓效應通常襯底偏壓VBS=0,即NMOS的襯底接地，PMOS襯底接電源。襯底偏壓VSB<0時，閾值電壓增大。如果源極是浮動的，由于襯底效應，閾值電壓就會增大。MOS晶體管16目前十六頁\總數(shù)二十九頁\編于十四點與柵源電壓的平方成正比微小MOS晶體管的靜態(tài)特性(溝道長小于1mm)微小MOS晶體管長溝道MOS晶體管平方成正比1至1.4次方成正比1至1.4次方成正比短溝道MOS晶體管17目前十七頁\總數(shù)二十九頁\編于十四點載流子的飽和速度引起的EarlySatutation微小MOS晶體管散亂引起速度飽和溝道長小于1微米時，NMOS飽和

NMOS和PMOS的飽和速度基本相同

PMOS不顯著飽和早期開始18目前十八頁\總數(shù)二十九頁\編于十四點短溝道MOS晶體管電流解析式微小MOS晶體管19目前十九頁\總數(shù)二十九頁\編于十四點微小MOS晶體管的靜態(tài)特性(溝道長小于1mm)微小MOS晶體管NMOS當VDSAT=1V,速度飽和PMOS電流是NMOS的一半沒有速度飽和20目前二十頁\總數(shù)二十九頁\編于十四點MOSFET的寄生效應GateCgCgdCgsCjCjCdSUBGSDRSCGSCGDCGBRGRDCDBCSBB寄生電容不可忽視寄生電阻與管子的導通電阻（數(shù)十KW）相比，通常可以忽略不計例如：柵極電容

CGS,CGD,CGB(各為1.0fF)

漏源電容

CDB,CSB(各為0.5fF)柵極電阻

RG(40W)

源漏電阻

RD,RS(各1W)MOS寄生元素21目前二十一頁\總數(shù)二十九頁\編于十四點22目前二十二頁\總數(shù)二十九頁\編于十四點MOSFET柵極電容MOS寄生元素典型參數(shù)：COX=6fF/mm2,CO=0.3fF/mm2(0.25mm工藝；NMOS,PMOS共通）23目前二十三頁\總數(shù)二十九頁\編于十四點有關柵極電容的知識

MOS寄生元素閾值電壓附近，柵極電容變動較大柵極電容從襯底向源漏極轉變電容值減小到一半。因此，電路中如果要利用柵極電容，設計時需應使電路避開在閾值電壓附近的工作。晶體管飽和時柵極電容的對象主要為源極電容值減小到2/3程度由上可知，在飽和區(qū)，柵漏電容主要由CGDO決定，其值大約為柵極電容的20%左右。24目前二十四頁\總數(shù)二十九頁\編于十四點MOS晶體管的擴散電容MOS寄生元素25目前二十五頁\總數(shù)二十九頁\編于十四點N溝道MOSFETD：漏極S：源極G：柵極源極：載流子（電子）的供給源漏極：載流子（電子）的排出口D：漏極S：源極G：柵極B：襯底DSG電流IDS導通電阻：10KW/mm2SP+N+N+P襯底(Si)G(0~VDD)DB(0V)電子電流電流VDD:0.25mm的管子為2.5V0.18mm的管子為1.8V導通截至閾值電壓:VTH≒0.2VDD(e.g.0.4V)0V26目前二十六頁\總數(shù)二十九頁\編于十四點P溝道MOSFETSDGD：漏極S：源極G：柵極源極：載流子（空穴）的供給源漏極：載流子（空穴）的排出口D：漏極S：源極G：柵極B：襯底電流IDS導通電阻：20KW/mm2SP襯底(Si)G(0~VDD)DB(VDD)電流電流閾值電壓:VTH≒-0.2VDD(e.g-.0.4V)0VVDD導通截至N+P+P+空穴NWell27目前二十七頁\總數(shù)二十九頁\編于十四點CMOS反相器CMOS:ComplementaryMOS,互補型MOSVDD導通