FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解_第1頁(yè)
FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解_第2頁(yè)
FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解_第3頁(yè)
FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解_第4頁(yè)
FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解_第5頁(yè)
已閱讀5頁(yè),還剩32頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

FPGA設(shè)計(jì)技巧與案例開(kāi)發(fā)詳解讀書(shū)筆記模板01思維導(dǎo)圖目錄分析讀書(shū)筆記內(nèi)容摘要作者介紹精彩摘錄目錄0305020406思維導(dǎo)圖技巧案例資源相關(guān)設(shè)計(jì)版圖例程規(guī)劃設(shè)計(jì)第章硬件電路電路設(shè)計(jì)驅(qū)動(dòng)系統(tǒng)時(shí)序小結(jié)書(shū)思路本書(shū)關(guān)鍵字分析思維導(dǎo)圖內(nèi)容摘要內(nèi)容摘要本書(shū)由淺入深、由表及里,從FPGA技術(shù)的探索到資源的發(fā)現(xiàn)與利用,從硬件版圖規(guī)劃與設(shè)計(jì)到邏輯電路驗(yàn)證與實(shí)現(xiàn),從模塊化功能的研究與積累到系統(tǒng)集成的綜合與Timingquest時(shí)序優(yōu)化,系統(tǒng)、全面地介紹AlteraFPGA的開(kāi)發(fā)流程。本書(shū)的所有例程均經(jīng)過(guò)千錘百煉,相關(guān)FPGA設(shè)計(jì)的資源均由**多年整理歸納,希望讀者能夠妥善利用。目錄分析本書(shū)的特點(diǎn)第2版更新內(nèi)容(2016/2017)本書(shū)內(nèi)容體系第3版序:走在風(fēng)口浪尖本書(shū)讀者對(duì)象第3版更新內(nèi)容(2019)第3版序:走在風(fēng)口浪尖第1章淺談FPGA技術(shù)、優(yōu)勢(shì)、學(xué)習(xí)途徑第3章QuartusII軟件安裝與VerilogHDL簡(jiǎn)介第2章MAXIICPLD/CycloneIVFPGAPCB硬件設(shè)計(jì)第一部分FPGA基礎(chǔ)理論第1章淺談FPGA技術(shù)、優(yōu)勢(shì)、學(xué)習(xí)途徑1.1FPGA的誕生、發(fā)展與未來(lái)1.2AlteraFPGA介紹及其發(fā)展、應(yīng)用1.3善用網(wǎng)絡(luò)資源,不斷總結(jié)自我第2章MAXIICPLD/CycloneIVFPGAPCB硬件設(shè)計(jì)2.1淺談PCBLayout2.2MAXIICPLD核心電路設(shè)計(jì)2.3CycloneIVFPGA核心電路設(shè)計(jì)2.4FPGA/CPLD電路焊接、調(diào)試經(jīng)驗(yàn)總結(jié)2.5本書(shū)配套FPGA開(kāi)發(fā)平臺(tái)硬件介紹第3章QuartusII軟件安裝與VerilogHDL簡(jiǎn)介3.1QuartusII軟件安裝3.2VerilogHDL設(shè)計(jì)3.3Testbench文件架構(gòu)3.4QuartusII工程目錄定義約定第4章4位計(jì)數(shù)器的設(shè)計(jì)與仿真驗(yàn)證第5章LED驅(qū)動(dòng)電路設(shè)計(jì)第6章獨(dú)立按鍵與矩陣鍵盤(pán)的FPGA驅(qū)動(dòng)電路實(shí)現(xiàn)第7章“HelloWorld”的LCD1602顯示驅(qū)動(dòng)電路實(shí)現(xiàn)第二部分FPGA初級(jí)入門(mén)第8章優(yōu)化設(shè)計(jì)FPGA全局時(shí)鐘管理模塊第9章基于FPGA與MCU通信的SPI總線協(xié)議設(shè)計(jì)第10章基于FPGA與PC通信的UART串口設(shè)計(jì)第11章基于FPGA的VGA驅(qū)動(dòng)顯示設(shè)計(jì)第二部分FPGA初級(jí)入門(mén)第4章4位計(jì)數(shù)器的設(shè)計(jì)與仿真驗(yàn)證4.1寫(xiě)在前面的話4.2FPGA/CPLD開(kāi)發(fā)流程4.3基于QuartusII18.0的4位計(jì)數(shù)器設(shè)計(jì)流程4.4基于Modelsim-Intel10.5b的4位計(jì)數(shù)器仿真驗(yàn)證流程4.5設(shè)計(jì)思路的驗(yàn)證與總結(jié)第5章LED驅(qū)動(dòng)電路設(shè)計(jì)5.1LED驅(qū)動(dòng)電路設(shè)計(jì)方案1—入門(mén)5.2LED驅(qū)動(dòng)電路設(shè)計(jì)方案2—升級(jí)5.38位LED跑馬燈顯示實(shí)驗(yàn)5.4LED特效呼吸燈的設(shè)計(jì)第6章獨(dú)立按鍵與矩陣鍵盤(pán)的FPGA驅(qū)動(dòng)電路實(shí)現(xiàn)6.1按鍵及其工作模式介紹6.2獨(dú)立按鍵的FPGA驅(qū)動(dòng)電路設(shè)計(jì)6.3矩陣鍵盤(pán)的FPGA驅(qū)動(dòng)電路設(shè)計(jì)第7章“HelloWorld”的LCD1602顯示驅(qū)動(dòng)電路實(shí)現(xiàn)7.1LCD1602介紹及硬件設(shè)計(jì)7.2LCD1602的FPGA驅(qū)動(dòng)電路實(shí)現(xiàn)第8章優(yōu)化設(shè)計(jì)FPGA全局時(shí)鐘管理模塊8.1異步復(fù)位,同步釋放機(jī)制8.2無(wú)PLL的全局時(shí)鐘管理模塊設(shè)計(jì)8.3QuartusIIIP核介紹及PLL的定制8.4帶PLL的全局時(shí)鐘管理模塊設(shè)計(jì)第9章基于FPGA與MCU通信的SPI總線協(xié)議設(shè)計(jì)9.1SPI總線協(xié)議介紹及硬件的設(shè)計(jì)9.2SPI總線協(xié)議的通信實(shí)現(xiàn)第10章基于FPGA與PC通信的UART串口設(shè)計(jì)10.1追根溯源解析串口通信10.2串口電路的設(shè)計(jì)10.3細(xì)說(shuō)真正的任意分頻10.4串口通信的硬件實(shí)現(xiàn)第11章基于FPGA的VGA驅(qū)動(dòng)顯示設(shè)計(jì)11.1VGA接口、時(shí)序及驅(qū)動(dòng)電路設(shè)計(jì)11.2VGA驅(qū)動(dòng)的FPGA實(shí)現(xiàn)11.3“HelloWorld”的VGA顯示驅(qū)動(dòng)實(shí)現(xiàn)11.4彩色圖像的VGA顯示驅(qū)動(dòng)電路第12章基于SDRAM的VGA顯示控制器的設(shè)計(jì)與實(shí)現(xiàn)第14章TimeQuest時(shí)序分析與實(shí)戰(zhàn)演練第13章基于OV7725的攝像頭視頻圖像采集系統(tǒng)第三部分FPGA高級(jí)進(jìn)階第12章基于SDRAM的VGA顯示控制器的設(shè)計(jì)與實(shí)現(xiàn)12.1跨時(shí)鐘域數(shù)據(jù)交互12.2SDRAM的介紹及其控制器的移植與優(yōu)化12.3基于SDRAM的VGA顯示控制器的實(shí)現(xiàn)第13章基于OV7725的攝像頭視頻圖像采集系統(tǒng)13.1系統(tǒng)框架設(shè)計(jì)思路分析13.2OV7725攝像頭介紹與視頻采集實(shí)現(xiàn)13.3OV7725視頻圖像顯示的實(shí)現(xiàn)13.4本章小結(jié)第14章TimeQuest時(shí)序分析與實(shí)戰(zhàn)演練14.1寫(xiě)在前面的話14.2保持裕量和建立裕量的深刻理解14.3時(shí)鐘約束—內(nèi)對(duì)內(nèi)模型14.4output引腳約束—內(nèi)對(duì)外模型14.5input引腳約束—外對(duì)內(nèi)模型14.6階段性小總結(jié)14.7約束異常14.8決戰(zhàn)SDRAM時(shí)序約束14.9AltiumDesigner查看走線報(bào)表第16章FPGA與深度學(xué)習(xí)加速器第15章基于FPGA的硬件系統(tǒng)設(shè)計(jì)第四部分FPGA終極修煉第15章基于FPGA的硬件系統(tǒng)設(shè)計(jì)15.1FPGA芯片選型15.2FPGA的與眾不同—PCB布局在設(shè)計(jì)原理圖之前15.3存儲(chǔ)器的選型15.4FPGA外圍器件的選擇與設(shè)計(jì)15.5基于核心板的系統(tǒng)設(shè)計(jì)15.6基于低功耗系統(tǒng)的電源選型15.7高速系統(tǒng)的PCB設(shè)計(jì)要點(diǎn)15.8本章小結(jié)第16章FPGA與深度學(xué)習(xí)加速器16.1引言16.2AI興起的背景與三要素16.3深度學(xué)習(xí)背后的技術(shù)—AI計(jì)算平臺(tái)發(fā)展現(xiàn)狀16.4深度學(xué)習(xí)的FPGA設(shè)計(jì)導(dǎo)向16.5基于FPGA的深度學(xué)習(xí)加速器的優(yōu)化要點(diǎn)16.6CNN的FPGA加速器設(shè)計(jì)16.7CNN設(shè)計(jì)思路的討論本章小結(jié)本章參考文獻(xiàn)作者介紹同名作者介紹這是《FPGA設(shè)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論