計算機組成原理存儲器詳解

計算機組成原理存儲器詳解演示文稿目前一頁\總數(shù)九十七頁\編于十一點優(yōu)選計算機組成原理存儲器目前二頁\總數(shù)九十七頁\編于十一點存儲系統(tǒng)層次結(jié)構(gòu)三級存儲體系存儲系統(tǒng)：容量大、速度快、成本低CPUCache

主存

外存

對某類存儲器而言，這些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一個存儲系統(tǒng)常采用幾種不同的存儲器，構(gòu)成多級存儲體系，滿足系統(tǒng)的要求。目前三頁\總數(shù)九十七頁\編于十一點主存儲器（內(nèi)存）輔助存儲器（外存）高速緩沖存儲器Cache存儲系統(tǒng)層次結(jié)構(gòu)主要存放CPU當(dāng)前使用的程序和數(shù)據(jù)。速度快容量有限存放大量的后備程序和數(shù)據(jù)。速度較慢容量大存放CPU在當(dāng)前一小段時間內(nèi)多次使用的程序和數(shù)據(jù)。速度很快容量小目前四頁\總數(shù)九十七頁\編于十一點物理存儲器和虛擬存儲器主存-外存層次：增大容量CPU主存外存：為虛擬存儲器提供條件虛擬存儲器：將主存空間與部分外存空間組成邏輯地址空間用戶使用邏輯地址空間編程，操作系統(tǒng)進(jìn)行有關(guān)程序調(diào)度、存儲空間分配、地址轉(zhuǎn)換等工作存儲系統(tǒng)層次結(jié)構(gòu)目前五頁\總數(shù)九十七頁\編于十一點存儲器分類按存儲機制分類半導(dǎo)體存儲器靜態(tài)存儲器：利用雙穩(wěn)態(tài)觸發(fā)器存儲信息動態(tài)存儲器：依靠電容存儲電荷存儲信息磁表面存儲器：利用磁層上不同方向的磁化區(qū)域表示信息，容量大，非破壞性讀出，長期保存信息，速度慢。光盤存儲器利用光斑的有無表示信息目前六頁\總數(shù)九十七頁\編于十一點存儲器分類按存取方式分類隨機存取存儲器隨機存?。嚎砂吹刂吩L問存儲器中的任一單元，訪問時間與地址單元無關(guān)RAM:MROM：可讀可寫ROM:只讀不寫PROM：用戶不能編程用戶可一次編程EPROM：

用戶可多次編程EEPROM：用戶可多次編程SRAM:DRAM:目前七頁\總數(shù)九十七頁\編于十一點存儲器分類順序存取存儲器（SAM）訪問時按讀/寫部件順序查找目標(biāo)地址，訪問時間與數(shù)據(jù)位置有關(guān)等待操作平均等待時間讀/寫操作兩步操作速度指標(biāo)（ms）數(shù)據(jù)傳輸率（字節(jié)/秒）存取周期或讀/寫周期（ns）速度指標(biāo)：時鐘周期的若干倍作主存、高速緩存。目前八頁\總數(shù)九十七頁\編于十一點存儲器分類直接存取存儲器（DM）訪問時讀/寫部件先直接指向一個小區(qū)域，再在該區(qū)域內(nèi)順序查找。訪問時間與數(shù)據(jù)位置有關(guān)三步操作定位（尋道）操作等待（旋轉(zhuǎn)）操作讀/寫操作速度指標(biāo)平均定位（平均尋道）時間平均等待（平均旋轉(zhuǎn)）時間數(shù)據(jù)傳輸率（位/秒）目前九頁\總數(shù)九十七頁\編于十一點存儲器分類相聯(lián)存儲器：是一種特殊存儲器，是基于數(shù)據(jù)內(nèi)容進(jìn)行訪問的存儲設(shè)備。寫入數(shù)據(jù)時CAM能自動選擇一個未用空單元進(jìn)行存儲。讀取數(shù)據(jù)時CAM用所給數(shù)據(jù)同時對所有存儲單元中的數(shù)據(jù)進(jìn)行比較標(biāo)記符合條件的數(shù)據(jù)。比較是同時進(jìn)行的，所以讀取速度比基于地址進(jìn)行讀寫的速度快。目前十頁\總數(shù)九十七頁\編于十一點主存儲器分類

半導(dǎo)體存儲器

只讀

存儲器

ROM

隨機讀寫存儲器RAM

掩膜ROM

可編程ROM（PROM）

可擦除ROM（EPPROM）

電擦除ROM（E2PROM）

靜態(tài)RAM（SRAM）

動態(tài)RAM（DRAM）

隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常情況下只讀、斷電不丟失目前十一頁\總數(shù)九十七頁\編于十一點隨機存取存儲器

RAM（radomaccessmemry，隨機存取存儲器）要求元件有如下記憶特性：有兩種穩(wěn)定狀態(tài)；在外部信號的激勵下，兩種穩(wěn)定狀態(tài)能進(jìn)行無限次相互轉(zhuǎn)換；在外部信號激勵下，能讀出兩種穩(wěn)定狀態(tài)；可靠地存儲。半導(dǎo)體RAM元件可以分為兩大類：SRAM：是利用開關(guān)特性進(jìn)行記憶，只要電源有電，它總能保持兩個穩(wěn)定狀態(tài)中的一個狀態(tài)。DRAM：除要電源有電外，還必須動態(tài)地每隔一定的時間間隔對它進(jìn)行一次刷新，否則信息就會丟失。目前十二頁\總數(shù)九十七頁\編于十一點只讀存儲器

掩模型只讀存儲器MROM可編程只讀存儲器PROM可重編程只讀存儲器EPROM電擦除可編程只讀存儲器EEPROM閃速存儲器flash

1.掩模型只讀存儲器MROM

以有無元器件表示0和1，MROM芯片出廠時，已經(jīng)寫入信息，不能改寫

用于需要量大且不需要改寫的場合目前十三頁\總數(shù)九十七頁\編于十一點只讀存儲器

2.可編程只讀存儲器PROM

PROM芯片出廠時，內(nèi)容為全1，用戶可用專用PROM寫入器將信息寫入，一旦寫入不能改寫（即只能寫入一次）,所以又稱一次型可編程只讀存儲器。

W0W1b0b1b2熔絲型PROM目前十四頁\總數(shù)九十七頁\編于十一點只讀存儲器3.EPROM：可擦除可編程ROMUVEPROM（ultravioleterasableprogrammableROM）紫外線擦除（有一石英窗口，改寫時要將其置于一定波長的紫外線燈下，照射一定時間全部擦除，時間長大約10~25分鐘）EPROM存在兩個問題:A.用紫外線燈的擦除時間長.B.只能整片擦除,不能改寫個別單元或個別位目前十五頁\總數(shù)九十七頁\編于十一點只讀存儲器4.電可擦除只讀存儲器EEPROM（electronicallyEPROM)可在聯(lián)機情況下，通過專用寫入器加高壓擦除可多次，支持?jǐn)?shù)據(jù)塊擦除5.閃速存儲器(FlashE2PROM)又稱快擦存儲器是在EEPROM基礎(chǔ)上發(fā)展起來的新型電可擦可編程的非易失性存儲器特點：高密度/非易失性/讀/在線改寫;

兼有RAM和ROM的特點,可代替軟盤和硬盤。擦寫次數(shù)可達(dá)10萬次以上。讀取時間小于10ns。目前十六頁\總數(shù)九十七頁\編于十一點存儲器性能指標(biāo)存取時間TA（MemoryAccessTime）：是存儲器收到讀或?qū)懙牡刂返綇拇鎯ζ髯x出（寫入）信息所需的時間存取周期TM（MemoryCircleTime）：指連續(xù)啟動二次獨立的存儲器操作（例連續(xù)2次讀）所需間隔的最小時間.一般TM>TA目前十七頁\總數(shù)九十七頁\編于十一點存儲器性能指標(biāo)存取寬度（W）:也稱存取總線寬度,一次訪問可存取的數(shù)據(jù)位數(shù)或字節(jié)數(shù).存儲器帶寬:也叫數(shù)據(jù)傳輸率,每秒從存儲器讀取信息量,常用字節(jié)/秒表示。帶寬BM:指每秒訪問二進(jìn)制位的數(shù)目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps則要提高BM:使TM使W增加存儲體目前十八頁\總數(shù)九十七頁\編于十一點存儲器性能指標(biāo)容量：指計算機存儲信息的能力,即最大的二進(jìn)制信息量，以b或B表示信息的可靠保存性、非易失性、可更換性有源存儲器：例半導(dǎo)體存儲器靠電源才能存信息無源存儲器：磁盤、磁帶等輔存中的信息關(guān)電后不丟失非易失性：掉電時，信息不會丟失結(jié)論：評價存儲器的三個基本指標(biāo)：

C(Capacity)+C(Cost)+A(AccessSpeed)目前十九頁\總數(shù)九十七頁\編于十一點主存儲器的組成存儲體時序控制電路驅(qū)動電路地址譯碼器地址寄存器MAR數(shù)據(jù)寄存器MDR讀寫電路數(shù)據(jù)總線地址總線目前二十頁\總數(shù)九十七頁\編于十一點半導(dǎo)體存儲器結(jié)構(gòu)地址寄存器地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作目前二十一頁\總數(shù)九十七頁\編于十一點存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)芯片存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：

芯片的存儲容量＝2M×N＝存儲單元數(shù)×存儲單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)目前二十二頁\總數(shù)九十七頁\編于十一點存儲體23單元地址00…0000…01........XX…XX存儲單元存儲元存儲容量存儲體地址線：決定了存儲器的存儲容量數(shù)據(jù)線：一次訪問存儲器所得到數(shù)據(jù)位數(shù)目前二十三頁\總數(shù)九十七頁\編于十一點地址譯碼電路使能輸入編碼輸出編碼映射n位二進(jìn)制碼2n中取1碼1、譯碼器（decoder）：將每個輸入的二進(jìn)制代碼譯成對應(yīng)的輸出高、低電平信號目前二十四頁\總數(shù)九十七頁\編于十一點地址譯碼電路25n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器

譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出11111111Y3Y2Y1Y0A0A1譯碼輸入0000111101110100譯碼輸出低電平有效1、譯碼器（decoder）：目前二十五頁\總數(shù)九十七頁\編于十一點地址譯碼電路2-4譯碼器Y0Y1Y2Y3A1A0EN引腳功能圖74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7SCSBSAY0Y1Y2Y3Y4Y5Y6Y73-8譯碼器1、譯碼器（decoder）：目前二十六頁\總數(shù)九十七頁\編于十一點地址譯碼結(jié)構(gòu)譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)目前二十七頁\總數(shù)九十七頁\編于十一點片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進(jìn)行讀寫操作輸出OE*控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數(shù)據(jù)進(jìn)入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線目前二十八頁\總數(shù)九十七頁\編于十一點主存儲器組織主存儲器組織涉及的問題主要有：M的邏輯設(shè)計動態(tài)M的刷新主存與CPU的連接主存的校驗?zāi)壳岸彭揬總數(shù)九十七頁\編于十一點主存儲器組織主存儲器設(shè)計的一般原則存儲器與CPU的連接：數(shù)據(jù)線、地址線、控制線的連接驅(qū)動能力存儲芯片類型選擇存儲芯片與CPU的時序配合存儲器的地址分配和片選譯碼行選信號和列選信號的產(chǎn)生目前三十頁\總數(shù)九十七頁\編于十一點主存儲器組織存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線位擴展法——數(shù)據(jù)線的連接字?jǐn)U展法——地址線的連接字位同時擴展法目前三十一頁\總數(shù)九十七頁\編于十一點主存儲器組織一、位擴展方式

當(dāng)芯片的容量和主存容量相同，而位數(shù)不足時，就要對位數(shù)進(jìn)行擴展，稱為位擴展

位擴展法的要點：

“位的并聯(lián)”：各芯片的數(shù)據(jù)線與CPU數(shù)據(jù)線的各對應(yīng)位拼接各芯片的片選線應(yīng)連在一起，合用一個片選信號。

目前三十二頁\總數(shù)九十七頁\編于十一點33例1：用8片8K*1的芯片組成一個

8K*8的存儲器目前三十三頁\總數(shù)九十七頁\編于十一點位擴展法組成的1K*16的存儲器例2：用4片1K*4的2114芯片組成一個

1K*16的存儲器。目前三十四頁\總數(shù)九十七頁\編于十一點主存儲器組織2、字?jǐn)U展方式

當(dāng)芯片字長與主存相同，而容量不足時，就需要用幾片存儲器芯片組成組成容量較大的存儲器，稱為字?jǐn)U展。

字?jǐn)U展法的要點：

各芯片的數(shù)據(jù)線與CPU數(shù)據(jù)線的各對應(yīng)位串接在一起

各芯片的片選線要分開，分別與CPU地址總線的高位地址譯碼后的片選信號相連目前三十五頁\總數(shù)九十七頁\編于十一點例3：用Intel2114（1K*4）芯片，組成4K*4的存儲器。1、計算分析：2114的規(guī)格為1K*4，芯片地址線10條(A9—A0)，數(shù)據(jù)線4條需4片2114，系統(tǒng)地址線12條(A11A10為片選線)，數(shù)據(jù)線4條A11A10A9A8A7A6A5A4A3A2A1A0

00

0…0

00

1…1

01

0…0

011…1

10

0…0

10

1…1

11

0…0

11

1…1

000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K2、片選及地址分析：目前三十六頁\總數(shù)九十七頁\編于十一點字?jǐn)U展法組成的4K*4的存儲器目前三十七頁\總數(shù)九十七頁\編于十一點例4：用16K×8位的芯片采用字?jǐn)U展法組成64K×8位的存儲器連接圖。分析：要使用4塊芯片4塊芯片的數(shù)據(jù)端與數(shù)據(jù)總線D0—D7相連;地址總線低位地址A0—A13與各芯片的14位地址端相連;兩位高位地址A14，A15經(jīng)譯碼器和4個片選端相連目前三十八頁\總數(shù)九十七頁\編于十一點字?jǐn)U展法組成64K×8存儲空間目前三十九頁\總數(shù)九十七頁\編于十一點主存儲器組織主存儲器邏輯設(shè)計需解決：芯片的選用地址分配與片選邏輯信號線的連接例5：用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0,雙向數(shù)據(jù)總線D7～D0,讀/寫信號線R/W。給出芯片地址分配和片選邏輯，并畫出M框圖目前四十頁\總數(shù)九十七頁\編于十一點主存儲器組織計算芯片數(shù)先擴展位數(shù)再擴展單元數(shù)先擴展單元數(shù)，再擴展位數(shù)2片1K×4

1K×8

4組1K×8

4K×8

8片

4片1K×4

4K×4

2組4K×4

4K×8

8片

目前四十一頁\總數(shù)九十七頁\編于十一點主存儲器組織地址分配與片選邏輯存儲器尋址邏輯芯片內(nèi)的尋址系統(tǒng)(二級譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內(nèi)的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據(jù)任意連續(xù)區(qū)間。目前四十二頁\總數(shù)九十七頁\編于十一點64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000……0任意值001……1011……1101……1010……0100……0110……0111……1片選芯片地址

低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10目前四十三頁\總數(shù)九十七頁\編于十一點連接方式（1）擴展位數(shù)41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴展單元數(shù)（3）連接控制線形成片選邏輯電路目前四十四頁\總數(shù)九十七頁\編于十一點已知RAM芯片和地址譯碼器的引腳如圖所示，試回答如下問題：（1）若要求構(gòu)成一個8K×8的RAM存儲器，需幾片這樣的芯片？設(shè)RAM存儲器占用起始地址為E1000H的連續(xù)地址空間，若采用全地址譯碼方式譯碼，試畫出存儲器系統(tǒng)與CPU電路連接圖。（2）試寫出每塊RAM芯片的地址空間。主存儲器組織目前四十五頁\總數(shù)九十七頁\編于十一點主存儲器組織作業(yè)：設(shè)計一半導(dǎo)體存儲器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K×4位/片）。地址總線A15～A0，雙向數(shù)據(jù)總線D7～D0，讀/寫線R/W。要求：給出芯片地址分配和片選邏輯式畫出該M邏輯框圖（各芯片信號線的連接以及片選邏輯電路，片選信號低電平有效）目前四十六頁\總數(shù)九十七頁\編于十一點作業(yè)：用8K*8位的ROM芯片和8K*4的RAM芯片組成存儲器，按字節(jié)編址，期中RAM的地址為2000H~7FFFH，ROM的地址為C000H~FFFFH。要求：計算各自需要多少個芯片？畫出該存儲器設(shè)計框圖以及與CPU的連接。（用譯碼器進(jìn)行片選譯碼）計算每個芯片的地址范圍。主存儲器組織目前四十七頁\總數(shù)九十七頁\編于十一點主存儲器組織動態(tài)M的刷新刷新定義和原因定義：定期向電容補充電荷原因：動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。注意刷新和重寫的區(qū)別目前四十八頁\總數(shù)九十七頁\編于十一點主存儲器組織動態(tài)M的刷新最大刷新間隔：在此期間，必須對所有動態(tài)單元刷新一遍刷新方法各動態(tài)芯片可同時刷新，片內(nèi)按行刷新刷新一行所用的時間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數(shù)由芯片矩陣的行數(shù)決定目前四十九頁\總數(shù)九十七頁\編于十一點主存儲器組織對主存的訪問由CPU提供行、列地址，隨機訪問。CPU訪存：動態(tài)芯片刷新：

由刷新地址計數(shù)器提供行地址，定時刷新。目前五十頁\總數(shù)九十七頁\編于十一點主存儲器組織刷新周期的安排方式（刷新方式）集中刷新分散刷新2ms內(nèi)集中安排所有刷新周期。死區(qū)用在實時要求不高的場合。R/W刷新R/W刷新2ms50ns各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。目前五十一頁\總數(shù)九十七頁\編于十一點主存儲器組織異步刷新2ms例.各刷新周期分散安排在2ms內(nèi)。用在大多數(shù)計算機中。每隔一段時間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內(nèi)刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請求刷新請求（DMA請求）（DMA請求）目前五十二頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能提高CPU與主存間數(shù)據(jù)傳輸?shù)拇胧┎捎酶咚俚闹鞔鎯ζ骰蚣娱L存儲器的字長采用并行操作的雙端口存儲器在CPU和主存間加入Cache，縮短讀出時間在每個存儲器周期中存取幾個字的交叉存儲器目前五十三頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能雙端口存儲器雙端口存儲器：是指同一存儲器具有兩組相互獨立的讀寫控制線路，是一種高速工作的存儲器。雙端口存儲器提供左、右兩個獨立端口，分別具有獨立的地址、數(shù)據(jù)和控制線，可對存儲器任意單元中數(shù)據(jù)進(jìn)行獨立存取操作。圖中，用L表示左端口，用R表示右端口。目前五十四頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能目前五十五頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能特點：每個芯片有二組DB，AB，CB，形成二個訪問端口，允許二個端口并行獨立的讀寫。注意：如2個端口同時訪問同一存儲單元，由片內(nèi)仲裁邏輯決定由哪個端口訪問?？勺?個CPU同時訪MM，或1個端口面向CPU，1個面向I/O處理。應(yīng)用Cache-MM系統(tǒng)中的MMCPU中的通用寄存器多機系統(tǒng)中的雙(多)口存儲器目前五十六頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能并行存儲器單體多字并行主存系統(tǒng)W位W位W位W位W位地址寄存器主存控制部件............單字長寄存器數(shù)據(jù)寄存器存儲體增加存儲器的帶寬目前五十七頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能多體交叉存取M0M1M2M301234567

存儲器控制部件

CPU目前五十八頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能主存分成若干個獨立存儲體。在一個存取周期中，CPU交叉訪問多個體，縮短平均訪存時間。R/WR/WR/WR/WCPU每隔1/4存取周期從主存讀/寫一個數(shù)據(jù)。目前五十九頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能相聯(lián)存儲器普通存儲器按地址訪問，相聯(lián)存儲器按內(nèi)容訪問，用于訪問的存儲項為“關(guān)鍵字”，或稱為“鍵”。存放在相聯(lián)存儲器中的項分別為KEY和ＤＡＴＡ，其中ＫＥＹ為檢索項，ＤＡＴＡ為數(shù)據(jù)項?；驹恚簩⒋娣旁诖鎯卧卸囗椥畔⒌哪骋豁椬鳛闄z索項（即關(guān)鍵字項），將訪問內(nèi)容與檢索項相比較，若相同，則對該存儲單元進(jìn)行訪問操作。目前六十頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能相連存儲器的組成檢索寄存器：用來存放檢索字，其位數(shù)和相聯(lián)存儲器的存儲單元位數(shù)相等。每次檢索時，取若干位作為檢索項。屏蔽寄存器：用來存放屏蔽碼，其位數(shù)和檢索寄存器位數(shù)相同。除檢索項對應(yīng)的位之外，其他位置“０”表示屏蔽。比較線路：目前六十一頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能高速緩沖存儲器問題的提出CPU和主存的速度差Cache的功能（引入目的）：解決CPU和主存間速度不匹配緩存CPU主存容量小速度高容量大速度低目前六十二頁\總數(shù)九十七頁\編于十一點提高存儲系統(tǒng)性能存儲器訪問的局部性原理時間局部性：當(dāng)前正在使用的信息很可能是后面立即還要用的信息,例程序循環(huán)和堆棧操作?？臻g局部性：指連續(xù)使用到的信息很可能在存儲空間上相鄰或相近，以順序執(zhí)行的程序和數(shù)據(jù)(如數(shù)組)便是如此。分層結(jié)構(gòu)：局部性原理是存儲系統(tǒng)層次結(jié)構(gòu)技術(shù)可行性的基礎(chǔ)。目前六十三頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)1、Cache的設(shè)計思想

在CPU與主存之間設(shè)置一個容量不大但速度很快的存儲器（即Cache），存放主存中的部分內(nèi)容（正被CPU頻繁訪問的）CPU同時訪問主存和Cache，若在Cache中找到，稱命中,CPU就不再訪問主存。由于程序的局部性原理，命中率會很高。從而提高了CPU訪主存的速度。

主存—緩存采用的地址變換映射方法和置換策略與虛擬存儲相同，也是基于程序局部性原理CPUCACHE主存（內(nèi)存）輔存（外存）目前六十四頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)2.Cache的特點(1)Cache一般用存取速度高的SRAM組成，速度已經(jīng)與CPU相當(dāng)。(2)Cache與虛擬存儲器的基本原理相同，都是把信息分成基本的塊并通過一定的替換策略，以塊為單位，由低一級存儲器調(diào)入高一級存儲器，供CPU使用。但是，虛擬存儲器的替換策略主要由軟件實現(xiàn)，而Cache的控制與管理全部由硬件實現(xiàn)。(3)Cache的價格較貴，為了保持最佳的性能價格比，Cache的容量應(yīng)盡量小，但太小會影響命中率，所以Cache的容量是性能價格比和命中率的折衷。目前六十五頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)CPU地址映象cache主存數(shù)據(jù)總線地址總線ALU通用寄存器L1L2主存輔存CPU存儲系統(tǒng)存儲系統(tǒng)層次結(jié)構(gòu)圖Cache原理圖3、Cache層次結(jié)構(gòu)及原理圖目前六十六頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)需要解決的問題Cache內(nèi)容與主存內(nèi)容的映像關(guān)系

如何實現(xiàn)地址轉(zhuǎn)換（將訪存地址轉(zhuǎn)換成訪問Cache的地址）

更新Cache內(nèi)容的替換算法Cache的讀出與寫入目前六十七頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)

訪問Cache取出信息送CPU

訪問主存取出信息送CPU將新的主存塊調(diào)入Cache中執(zhí)行替換算法騰出空位

結(jié)束命中？Cache滿？CPU發(fā)出訪問地址

開始YNYN命中率低4、Cache的讀過程目前六十八頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)5、Cache的寫操作：1）標(biāo)志交換法：

先寫入Cache，同時加入標(biāo)記，直到該頁的內(nèi)容需從Cache中替換出來，再一次寫入內(nèi)存

特點：不在快速寫入Cache中插入慢速寫內(nèi)存操作，當(dāng)Cache內(nèi)容與主存不一致，容易出錯

2）寫直達(dá)法：寫入Cache的同時也寫入主存特點：方法簡單，但在快速寫入Cache中插入慢速寫內(nèi)存操作目前六十九頁\總數(shù)九十七頁\編于十一點Cache-主存結(jié)構(gòu)6、Cache的地址映像把主存與Cache均劃分為若干大小相等的“頁”地址映象是指：主存中的某一頁若要復(fù)制到Cache中去，應(yīng)復(fù)制到Cache的哪一頁的位置上。

有三種映象方式：（1）直接映象方式（2）全相聯(lián)映象方式（3）組相聯(lián)映象方式以緩存8KB為例，劃分為16頁，每頁512B；假設(shè)主存1MB，則應(yīng)劃分為2048頁，每頁512B目前七十頁\總數(shù)九十七頁\編于十一點直接映像比較器不命中有效位=1？否命中=≠是目前七十一頁\總數(shù)九十七頁\編于十一點全相聯(lián)映像主存的每一頁都可以映像到Cache的任一頁…優(yōu)點：主存中的任一頁可以映象到緩存中的任一頁缺點：逐個比較主存頁標(biāo)記與Cache標(biāo)記，速度很慢目前七十二頁\總數(shù)九十七頁\編于十一點組相聯(lián)映像主存標(biāo)記7位1位組號3位頁內(nèi)地址9位目前七十三頁\總數(shù)九十七頁\編于十一點Cache替換算法（1）先進(jìn)先出（FIFO）算法（2）近期最少使用法（LRU）算法小結(jié)某一主存塊只能固定映射到某一緩存塊直接全相聯(lián)組相聯(lián)某一主存塊能映到任一緩存塊不靈活成本高折中辦法目前七十四頁\總數(shù)九十七頁\編于十一點虛擬存儲器為了擴大主存的容量，在存儲管理部件（硬件）和操作系統(tǒng)中的存儲管理軟件的支持下，將主存和輔存的一部分作為一個整體，將它們的地址空間統(tǒng)一編址，為用戶提供一個比實際主存的容量大得多的地址空間，稱其為虛擬存儲器。CPUCACHE主存（內(nèi)存）輔存（外存）主存輔存要解決的問題：

主存與輔存空間的分區(qū)管理虛實之間如何映像虛實地址的轉(zhuǎn)換主存與輔存的內(nèi)容調(diào)換目前七十五頁\總數(shù)九十七頁\編于十一點虛擬存儲器虛擬存儲器的三種模式：（1）頁式虛擬存儲器、（2）段式虛擬存儲器（3）段頁式虛擬存儲器

1、頁式虛擬存儲器頁表虛頁號頁內(nèi)地址虛地址觀察示意圖目前七十六頁\總數(shù)九十七頁\編于十一點頁表中的控制位①裝入位(有效位)P

·P=0，該虛頁內(nèi)容尚未裝入內(nèi)存，CPU訪問無效；·P=1，該虛頁內(nèi)容已裝入內(nèi)存，CPU訪問有效。

②修改位C

修改位用于記錄虛頁內(nèi)容在主存中是否被修改過。如果修改過，則當(dāng)主存中的這一空間被新頁覆蓋時，要把修改部分寫回到輔存中去。③替換控制位替換位主要反映該頁在主存中的活躍程度④其他，如訪問權(quán)限控制等。目前七十七頁\總數(shù)九十七頁\編于十一點頁式虛擬存儲器地址轉(zhuǎn)換示意圖來自CPU邏輯地址去主存物理地址目前七十八頁\總數(shù)九十七頁\編于十一點實頁號頁內(nèi)地址中斷程序：輔存調(diào)入主存執(zhí)行替換算法騰出空位

結(jié)束在主存？主存滿？CPU發(fā)出虛地址地址

開始YNYN形成頁表地址訪問內(nèi)存單元缺頁中斷訪問內(nèi)存單元虛頁號頁內(nèi)地址虛地址目前七十九頁\總數(shù)九十七頁\編于十一點虛擬存儲器頁式虛擬存儲器的優(yōu)點：

由于每頁長度固定，頁表設(shè)置方便，程序運行時只要有空頁就能進(jìn)行頁調(diào)度，操作簡單，開銷省。缺點：

由于頁的一端固定，程序不可能正好是頁面的整數(shù)倍，有一些不好利用的碎片，并且會造成程序段跨頁的現(xiàn)象，給查頁表造成困難，增加查頁表的次數(shù)，降低效率。目前八十頁\總數(shù)九十七頁\編于十一點虛擬存儲器2、段式虛擬存儲器目前八十一頁\總數(shù)九十七頁\編于十一點虛擬存儲器（1）段式管理：

按照程序的邏輯結(jié)構(gòu)劃分成的多個相對獨立部分，作為獨立的邏輯單位。

優(yōu)點是段的邏輯獨立性使它易于編譯、管理、修改和保護(hù)，便于程序共享。缺點是段的長度不定，給主存空間分配帶來困難。（2）頁式管理：在主存物理空間中劃分出等長的固定區(qū)域。

優(yōu)點是頁面的起點、終點地址固定，用頁表管理較方便。缺點是處理、保護(hù)和共享等不及段式方便。（3）段頁式管理：

采用分段和分頁結(jié)合的方法。程序按模塊分段，段內(nèi)再分頁，進(jìn)入主存以頁為基本信息傳送單位，用段表和頁表進(jìn)行兩級定位管理。目前八十二頁\總數(shù)九十七頁\編于十一點虛擬存儲器3、段頁式虛擬存儲器地址轉(zhuǎn)換示意圖目前八十三頁\總數(shù)九十七頁\編于十一點主存儲器校驗奇偶校驗有效信息位+1位校驗位校驗碼檢測依據(jù)（編碼規(guī)則）：約定校驗碼中1的個數(shù)為奇數(shù)/偶數(shù)如：偶校驗碼距d=21011001

01011011

1通過統(tǒng)計校驗碼中1的個數(shù)是否為偶數(shù)來查錯。可檢測一位錯，

不能糾錯。

用于主存校驗。目前八十四頁\總數(shù)九十七頁\編于十一點磁表面存儲器一、記錄介質(zhì)與磁頭1.基體與磁層（1）軟質(zhì)基體(如：聚酯薄膜)與磁層2.讀/寫磁頭（2）硬質(zhì)基體(如：鋁合金)與磁層磁頭：實現(xiàn)電磁轉(zhuǎn)換的裝置如：磁帶、軟盤如：硬盤具有矩磁特性的材料，如：氧化鐵、鐵鎳鈷合金等厚度：0.025~0.5um高導(dǎo)磁材料，繞有線圈目前八十五頁\總數(shù)九十七頁\編于十一點磁表面存儲器1.寫入在磁頭線圈中加入磁化電流（寫電流），并使磁層移動，在磁層上形成連續(xù)的小段磁化區(qū)域（位單元）。局部磁化單元載磁體寫線圈SNI局部磁化單元寫線圈SN鐵芯磁通磁層IN定義：向右為正向剩磁+Br，記為→目前八十六頁\總數(shù)九十七頁\編于十一點磁