數(shù)字電子技術期末考試試題

《數(shù)字電子技術》考試試卷（第二套）課程號考試時間120分鐘適用專業(yè)年級（方向）：電子技術、通信工程級考試方式及要求：閉卷筆試題號一二三四五六七總分得分閱卷人一、填空題（共30分）1、（2分）已知帶符號二進制數(shù)A=（+1011000）B，則該數(shù)用原碼表示為A原=01011000，反碼表示為A反=01011000。2、（2分）(76)D=（1001100）B=（4C）H。3、（2分）三態(tài)門可能輸出三種狀態(tài)是低電平、高電平和高阻態(tài)_。4、（2分）在如圖所表示OD門組成電路中，輸出函數(shù)Z=。5、（4分）下列圖所表示邏輯電路輸出邏輯函數(shù)表示式F=。FFCBA&&≥1&16、（3分）8選1數(shù)據(jù)選擇器74HC151各輸入端信號以下列圖所表示，其輸出F=1。7、（3分）8位倒T型電阻網(wǎng)絡D/A轉換器，當電路輸入數(shù)字量為80H時，輸出電壓=4V，則當輸入數(shù)字量為110000時，輸出電壓=1.5V。8、（3分）A/D轉換器通常要經(jīng)過取樣、保持、量化和編碼這4個轉換過程，取樣時要滿足取樣定理，即。9、（4分）實現(xiàn)兩個二位二進制相加加法器，所需ROM容量最少為48，該ROM有4條地址線，3條數(shù)據(jù)線。10、（3分）一個存放容量為4K×4存放器有214個存放單元，若用該存放器組成32K×8存放系統(tǒng)，則需16片4K×4存放器。11、（2分）用n個觸發(fā)器組成計數(shù)器，其最大計數(shù)模是。二、用卡諾圖法將以下邏輯函數(shù)化簡為最簡與或式（10分）解：CDAB00011110000111111111110最簡與或式三、（6分）時序電路及輸入波形如圖所表示，寫出其激勵方程和狀態(tài)方程，并畫出輸出Q端波形。設觸發(fā)器初態(tài)為“0”。解：激勵方程狀態(tài)方程Q端波形如上圖所表示。四、（16分）設計一個三輸入組合邏輯電路，當輸入二進制碼小于5時，輸出為0，大于等于5時，輸出為1。要求：（1）列出真值表；（2）寫出邏輯函數(shù)最簡與或式；（3）用非門和與非門實現(xiàn)該電路；（4）用74HC138實現(xiàn)該電路。解：（1）真值表:設輸入A、B、C，輸出FABCF00000010010001101000101111011111（2）邏輯函數(shù)最簡與或式；（3）用非門和與非門實現(xiàn)用非門和與非門實現(xiàn)該電路邏輯圖以下列圖（a）所表示（4）用74HC138實現(xiàn)A、B、C從A2、A1、A0輸入，令用74HC138實現(xiàn)該電路邏輯圖見下列圖（b）圖（a）圖（b）五、（20分）分析下列圖所表示時序邏輯電路，寫出其激勵方程、狀態(tài)方程和輸出方程，畫出其狀態(tài)轉換表、狀態(tài)轉換圖，并說明電路實現(xiàn)邏輯功效。解：激勵方程J0=K0=1J1=K1=AQ0輸出方程狀態(tài)方程狀態(tài)轉換表狀態(tài)轉換圖功效：該電路是一個同時可逆2位二進制（模4）計數(shù)器。A=0時，加計數(shù)，Z上升沿觸發(fā)進位，A=1時，減計數(shù)器，Z下降沿觸發(fā)借位。六、（10分）4位同時二進制加法計數(shù)器74LVC161組成如圖所表示電路。試分析該電路，畫出它狀態(tài)圖，說明它是多少進制計數(shù)器。解：電路在時產(chǎn)生零信號，使異步清零端為零。故該電路為用74HTC161組成同時十三進制計數(shù)器,其狀態(tài)圖以下列圖所表示。七、（8分）請繪制由555定時器組成施密特觸發(fā)器電路圖。若輸入Ui波形以下列圖所表示，又知VCC=15V，5腳不外加控制電壓。求正向閾值電壓VT+，負向閾值電壓VT-，并畫出該電路輸出Uo波形。555定時器符號解：555定時器組成施密特觸發(fā)器電路及輸出Uo波形以下列圖。附表 附表1：集成數(shù)據(jù)選擇器74HC151功效表輸入輸出使能選擇S2S1S0YH╳╳╳LHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD7 附表2集成譯碼器74138功效表附表3集成同時四位二進制加計數(shù)器74HTC161功效表輸入輸出清零預置使能時鐘預置數(shù)據(jù)輸入Q3Q2Q1Q0進位CEPCETCPD3D2D1D0TCL××××××××LLLLLHL××↑D3*D2*D1*D0*D3D2D1D0#HHL××××××保持#HHHL×××××保持LHHHH↑××××計數(shù)#注：DN*表示CP脈沖上升沿之前瞬間DN電平，#表示只有當CET為高電平