EDA行業(yè)研究報告

集成電路之EDA行業(yè)分析EDA定義及分類ED〔ElectronicDesignAutomation，全稱電子設(shè)計自動化，是用來關(guān)心?？傻竭_數(shù)十億個半導體器件，EDA。EDA工具完成設(shè)計和制造的過程。和集成電路制造三個階段。階段 主導企業(yè)晶圓廠〔包括晶圓工藝平臺開發(fā) 代工廠、IDM制造部門等〕集成電路設(shè)計 設(shè)計企業(yè)

主要內(nèi)容在其完成半導體器件和制造工藝的設(shè)計后，建立PDKIP單元庫等方式供給應集成電路設(shè)計企業(yè)〔包括芯IPIDM。PDKIP電路設(shè)計，并對設(shè)計結(jié)果進展電路仿真及驗證。假設(shè)仿真及驗證結(jié)果未達設(shè)計指標要求，則需對設(shè)假設(shè)仿真及驗證結(jié)果未達設(shè)計指標要求，則需對設(shè)計方案進展修改和優(yōu)化并再次仿真，直至到達指標要求方能進展后續(xù)的物理實現(xiàn)環(huán)節(jié)。物理實現(xiàn)完成后仍需對設(shè)計進展再次仿真和驗證，最終滿足指標要求并交付晶圓廠進展制造。在大規(guī)模集成電路設(shè)計過程中，由于工藝簡潔、集成度高等因素，電路設(shè)計、仿真及驗證和物理實現(xiàn)環(huán)節(jié)往往需要反復進展。晶圓廠依據(jù)物理實現(xiàn)后的設(shè)計文件完成制造。假設(shè)制造結(jié)果不滿足要求，則可能需要返回到工藝開集成電路制造晶圓廠發(fā)階段進展工藝平臺的調(diào)整和優(yōu)化，并重生成器件模型及PDK供給應集成電路設(shè)計企業(yè)進展設(shè)計改進。開發(fā)和集成電路制造兩個階段的制造類EDA工具以及支撐集成電路設(shè)計階段的EDA。RTLEDAEDA低，其擬實現(xiàn)的目標和應用場景也有所不同。數(shù)據(jù)來源：CSDN，東吳證券爭論所件；按設(shè)計步驟分，EDAPCB件、ICPLDEDA〔資料來源：東興證券〕對于芯片來說，好的布局和布線會節(jié)約面積，提高信號的完整性、穩(wěn)定性，EDA幫助芯片更好地走線、驗證和仿真。數(shù)字電路設(shè)計RTL法導致任何一級消滅錯誤都必需從頭開頭。EDA層物理設(shè)計。設(shè)計過程包括從自然語言說明到VHDL的系統(tǒng)行為描述，從模塊分RTL數(shù)字芯片設(shè)計流程圖〔資料來源：民生證券〕模擬電路設(shè)計電路仿真工具、物理驗證工具、寄生參數(shù)提取工具和牢靠性分析工具等。平板電路設(shè)計

模擬電路設(shè)計流程圖〔資料來源：華大九天〕平板顯示設(shè)計EDA面對面板廠商，F(xiàn)PD設(shè)計流程包括電路原理圖設(shè)計、布EDA晶圓制造

平板電路設(shè)計流程圖〔資料來源：與非網(wǎng)〕EDA設(shè)計和制造兩個環(huán)節(jié)的橋梁和紐帶。在工藝平臺開發(fā)階段，晶圓廠完成半導體EDAPDKIPEDAEDATCAD、PDK工具。晶圓制造主要EDA工具〔資料來源：民生證券爭論所〕EDA機進入商用階段、芯片集成度提升，人工布線已滿足不了芯片設(shè)計的需求。EDA19861987VerilogVHDLEDA時間階段特點ICPCB2070早期階段〔CAD時間階段特點ICPCB2070早期階段〔CAD〕CADSAD在把不同CDA接網(wǎng)絡表實現(xiàn)了工程設(shè)計。2080進展階段〔CAE〕EDA能生產(chǎn)出可編程半導體芯片。以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特點的EDA2090成熟階段〔EDA〕工具就此消滅，此后EDA技術(shù)獲得了極大的突破進展。我國進展EDA比較早，在1986年開頭研發(fā)集成電路計算機關(guān)心設(shè)計系統(tǒng)——熊貓系統(tǒng)，并在攻堅多年之后，于1993年國產(chǎn)首套EDA熊貓系統(tǒng)問世，但之后的國內(nèi)EDA進展曲折而緩慢。因各種因素影響，國產(chǎn)EDA產(chǎn)業(yè)沒有取得實質(zhì)EDAEDA倫電子、廣立微、博達微、芯禾科技等幾個企業(yè)從國產(chǎn)EDA陣型中展露生氣。EDA〔資料來源：概倫電子〕市場規(guī)模全球市場規(guī)模EDASEMI，2023EDA〔含40.38〕114.6711.63%。2023-2023EDA〔億美元〕〔數(shù)據(jù)來源：SEMI〕中國市場規(guī)模2023EDA93.127.79.4%。中國EDA市場規(guī)模及推想〔單位：億元〔GI〕EDA進展空間和市場潛力。隨著中國集成電路產(chǎn)業(yè)的快速進展，中國的集成電路設(shè)計企業(yè)數(shù)量快速增加，EDAGIAEDA2023202711.7%。中國EDA市場國產(chǎn)化率極低，市場被國外三大巨頭壟斷。EDACR375%以上。2023EDA〔資料來源：前瞻產(chǎn)業(yè)爭論院〕11%，國產(chǎn)化率極低，空間巨大。EDA〔資料來源：前瞻產(chǎn)業(yè)爭論院〕市場競爭格局全球競爭格局全球EDA市場高度集中，多年來始終由思科技〔Synopsys、鏗騰電子CadenceED〔SiemensEDAEDA85%，CR378%，且多年穩(wěn)定。TOP5全球市場份額〔內(nèi)圈至外圈分別為2023-2023年數(shù)據(jù)〔資料來源：賽迪參謀〕成了較高的行業(yè)壁壘和用戶粘性。參照國際巨頭進展閱歷，目前EDA公司存在兩種不同的進展路徑：優(yōu)先重點突破關(guān)鍵環(huán)節(jié)核心EDA工具，在其多個核心優(yōu)勢產(chǎn)品得到國際領(lǐng)先客戶驗證并形成國際領(lǐng)先地位后，針對特定設(shè)計應用領(lǐng)域推出具有國際市場競爭力的關(guān)鍵流程解決方案〔如：華大九天；優(yōu)先重點突破局部設(shè)計應用形成全流程解決方案，然后逐步提升全EDA〔如：蓋倫電子。中國競爭格局國內(nèi)市場份額大多為國外廠商所占據(jù)。EDA廠商數(shù)目不斷增加。依據(jù)芯思想爭論院數(shù)據(jù)，202349EDA業(yè)，目前僅有概倫電子已經(jīng)上市，華大九天馬上上市。EDA〔資料來源：芯思想爭論院〕局部代表性企業(yè)如下：公司名稱公司名稱成立時間主要產(chǎn)品及效勞EDA〔器件建模及驗證EDA概倫電子2023工具〔大規(guī)模集成電路的電路仿真和驗證；半導體工程效勞。華大九天2023/ICEDASoCIC晶圓制造專用EDA工具；平板顯示電路設(shè)計全流程EDA工具。參數(shù)化單元創(chuàng)立工具；測試芯片設(shè)計平臺;可尋址測試芯片設(shè)計平臺；廣立微2023WATRF芯愿景2023IC〔工藝、技術(shù)、學問產(chǎn)權(quán)〕；IC〔設(shè)計外包、量產(chǎn)外包、IP〕。亞科鴻禹2023硬件仿真；FPGA原型驗證系統(tǒng)。芯和半導體2023電子自動化軟件〔高速仿真、芯片仿真、高級封裝仿真、云平臺仿真〕；濾波器芯片及模組。珂晶達2023半導體器件和工藝仿真〔TCAD〕軟件；輻射環(huán)境、輸運和效應；多物理數(shù)值仿真軟件。九同方2023射頻EDA軟件〔無源器件建模工具、全波電磁場仿真軟件等〕芯華章2023數(shù)字芯片驗證〔硬件仿真系統(tǒng)、FPGA原型驗證系統(tǒng)、智能驗證、形式驗證以及規(guī)律仿真〕阿卡思微2023規(guī)律驗證產(chǎn)品〔自動化驗證工具軟件、等價驗證工具軟件〕數(shù)據(jù)來源：各公司官網(wǎng)國內(nèi)EDA企業(yè)進呈現(xiàn)狀及探究〔1〕產(chǎn)品不齊全SynopsysCadence，EDA工具上仍有缺失。SOCEDA〔SOC〕公司的平臺。EDA域的多樣化需求；二是在現(xiàn)有從數(shù)據(jù)到模型再到仿真的一個完整閉環(huán),并在機器驅(qū)動設(shè)計繞開傳統(tǒng)大公司的限制?！?2〕人才短缺、投入缺乏EDA300Synopsys7000〔5000EDA，這個差距更是明顯。Synopsys10缺乏與先進工藝的結(jié)合EDAEDA是設(shè)計和工藝對接的紐帶，三大EDA公司在工藝開發(fā)階段與全球領(lǐng)EDAEDAEDA要支撐是工藝設(shè)計套件〔PDK，PDKEDA廠商都比較缺乏PDK根底，這與中國整個半導體生態(tài)不夠成熟直接相關(guān)，需要半導體行業(yè)整體的進步。EDAEDA的支持。目前國際環(huán)境存在不確定性，美國對中國高技術(shù)產(chǎn)業(yè)的限制仍在連續(xù)，EDA化危為機，市場生態(tài)迎頭趕上，是實現(xiàn)我國芯片產(chǎn)業(yè)、產(chǎn)業(yè)自主可控的重要一步。EDAEDAEDA114.67占整個集成電路行業(yè)市場規(guī)模的比例雖然較小，但支撐著年產(chǎn)值幾千億美元的經(jīng)濟。半導體產(chǎn)業(yè)鏈倒金字塔構(gòu)造〔資料來源：ICWorld〕數(shù)字經(jīng)濟的賦能者。EDAIC了需要通過EDA進展虛擬的設(shè)計、模擬和仿真。使用EDA工具有如下幾個好處：降低設(shè)計風險。芯片設(shè)計本身具有風險，需要大量驗證流程和工作，程，再現(xiàn)芯片開發(fā)過程中的各種效應，從而覺察潛在設(shè)計缺陷和風險。削減試錯本錢。EDA能夠確保在規(guī)律功能正確的前提下，模擬和分析得出特定半導體工藝在各種條件下性能、功耗、本錢等的最優(yōu)解，解決多目標約束問題，削減試錯本錢。驗證模型全都性，確保多個設(shè)計環(huán)節(jié)中芯片保持規(guī)律功能全都。EDA工具技術(shù)的進步和應用始終以來是推動芯片設(shè)計本錢保持在合理范圍的重要方AndrewKahng2023年的推想，20234,000199377，EDA200倍。EDA行業(yè)進展趨勢后摩爾時代技術(shù)演進驅(qū)動EDA技術(shù)應用延長拓展。EDA證等關(guān)鍵環(huán)節(jié)實現(xiàn)方法學的創(chuàng)。后摩爾時代系統(tǒng)設(shè)計是EDA技術(shù)變化方向。型公司都開頭定制自己的片上系統(tǒng)，將其認定為自己差異化競爭的關(guān)鍵因統(tǒng)級設(shè)計是將來重要進展方向。AIEDAAI智能