實驗三四集成邏輯門電路功能及參數(shù)測試

74LS00CD400174LS00VON74LS00VoL4mA電流時測量的輸出的邏輯特征，可以反應(yīng)出二值量化及門開關(guān)躍遷是續(xù)過渡的過程。VoLVONVOFFVVVOFF指使輸出電壓剛好達到輸出轉(zhuǎn)折至額定電平值時的最高輸入低電平電壓74LS00VOFF是當(dāng)輸入電壓由零逐漸上升、輸出電壓逐漸下降，當(dāng)輸出電壓剛好降到2.4V時的最高輸入低電平電壓。Voff:Vout=2.4ViVON指使輸出電壓剛好達到輸出轉(zhuǎn)折躍遷至另一狀態(tài)額定電平值時的最低輸0.4VVONVon:Vout=0.4ViVsHVsLVnL=VOFF－VsL=VOFF－0.4(VOL≤0.4)VnH=VsH－VON=2.4－VON(VOH≥2.4)PN節(jié)電容、分布寄生電容、負(fù)載電容等充放電時tpd從高電平躍遷到低電平滯后時間從低電平躍遷到高電平滯后時間 IiL指輸入端接地時流過此輸入端的電流，也稱為輸入短路電流，可衡74LS00IiH指輸入端接高電平時流過此輸入端的電流，可衡量高電平輸入電阻74LS00PON是指輸出端為低電平且不接負(fù)載時的器件功耗，用于衡量器件輸出74LS00POFF是指輸出端為高電平且不接負(fù)載時的器件功耗，用于衡量器件輸出74LS002.274LS12574LS12574LS12574LS0374LS03如圖，增加輸出門均截止的狀態(tài)（高阻態(tài)TTLT4T5均截止，需增加控制端。G，G=0時，T4、T5截止，輸出級處于截止?fàn)顟B(tài)P與 輸 輸GAY0000111×與FBTTLABYLLHLHHHLHHHLY00011011DIR11DIR20XDIR10DIR21Y27kΩ總27kΩ線0 ———XVXWYVYWX,XD,V,(XDYD線與)→(V數(shù)字示波器RIGOLDS1062E- 1三用 1低頻信號發(fā)生器 1 1臺兩輸入與非門 1兩輸入或非門 14.7KΩ電位 1100Ω 11．?dāng)?shù)字示波器RIGOL- 1FPGA114．15．11/8W31/8W3將插入實驗箱的IC插座中，注意的方按右圖連接電路，VCC5VS14/S15/S16/S17A,BA,BF將插入實驗箱的IC插座按右圖連接電路，VCC5VS14/S15/S16/S17A,BA,BF3~4312將插入實驗箱的IC插座，注意12按圖連接電路，VCC5VVoT并計算傳輸延遲11將插入實驗箱的IC插座，注意方按圖連接電路，VCC5VVoT并計算傳輸延遲測量74LS00Vcc4A4BVON

141312將插入實驗箱的IC插 將直流分別接入A端和與非門的輸出2Y baWVi,VoVONEN接高電平，輸出分別接上拉電阻和下拉電阻，測量輸出Y的電壓74LS125Vcc4EN4A4Y1413

11 1EN1A1Y2EN74LS12512174LS125TTLoutD0S14高/低D1輸入端S0S0的控制可用二個開關(guān)S15/S16來實現(xiàn),分別接到三態(tài)門的控制 74LS1251B0C11,C2=0時，B0A0；B0A0Vcc4AVcc4A4B 174LS03：注意電源電壓必須是5V！若接12V將導(dǎo)致器件燒毀：74LS03集電極開路門實現(xiàn)線與、電VCC5VA,BY的電若將多個相同集電極開路門的輸出連在一起接上拉邏輯功能上是與的關(guān)系，稱為線與實現(xiàn)TTL與不平的轉(zhuǎn)換，驅(qū)動LED、繼電器Vf00101010A、B輸入均為高電平時，F(xiàn)0000000A、B輸入均為低電平時，F(xiàn)測量集成電路74LS00傳輸特性與開關(guān)門電平VON和0AYYHLHL0H0En110，輸出值均不變：上拉時即為電源電0.Yi001001001001En04個三態(tài)門均74LS125121Y00010S0=0D0S0=1D12174LS1251當(dāng)C1=0,C2=1時，A0傳送到B0；A0加，B0示波器觀察到當(dāng)C1=1,C2=0時，B0傳送到A0；B0加，A0示波器觀察到74LS1251位雙向數(shù)據(jù)傳送的功能接ABYABY接上拉電阻時，74LS03實現(xiàn)了與