東大《計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)》

東北大學(xué)繼續(xù)教育學(xué)院計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)復(fù)習(xí)題一、選擇題某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64艱,若按字編址，那么它的尋址范圍是（B）。A.64K B.32K C.64KB D.32KB計(jì)算機(jī)操作的最小時(shí)間單位是（A）。A.時(shí)鐘周期 B.指令周期 C.CPU周期D.微周期微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）。每一條機(jī)器指令由一條微指令來(lái)執(zhí)行每一條機(jī)器指令由一段微指令編寫(xiě)的微程序來(lái)解釋執(zhí)行每一條機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行一條微指令由若干條機(jī)器指令組成發(fā)生中斷請(qǐng)求的條件之一是（C）。A.一條指令執(zhí)行結(jié)束B(niǎo).一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障D,一次DMA操作結(jié)束假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是（D）。A11001011B11010110C11000001D11001001為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ C）。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器μPC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)專(zhuān)門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址微指令操作碼長(zhǎng)9位，采用字段直接編碼方式，分3段每段3位。則共能表示 種微命令，最多可并行（A）個(gè)。A.21，3 B.9，9周期挪用方式常用于（ADMA B中斷中斷向量地址是（CC.24，2D.18，3A）方式的輸入/輸出中。C程序傳送D通道）。A子程序入口地址B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器D中斷返回地址.馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是（B）。A多指令流單數(shù)據(jù)流B按地址訪問(wèn)并順序執(zhí)行指令C堆棧操作D存貯器按內(nèi)容選擇地址.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指（D）。ARAM存貯器C主存貯器BROM存貯器Dcache、主存貯器和外存貯器C12.相聯(lián)存貯器是按）進(jìn)行尋址的存貯器。A地址方式C內(nèi)容指定方式B堆棧方式D地址方式與堆棧方式若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（C）。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（D）來(lái)實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器在CPU中跟蹤指令后繼地址的寄存器是―B—。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)（C）時(shí)間。A.指令周期 B.機(jī)器周期 C.存儲(chǔ)周期 D.總線周期在單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，則立即關(guān)閉（C）標(biāo)志，以防本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。A中斷允許 B中斷請(qǐng)求 C中斷屏蔽 D中斷保護(hù)主存貯器和CPU之間增加cache的目的是（A）。A解決CPU和主存之間的速度匹配問(wèn)題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（ B）。A通用寄存器B堆棧C存儲(chǔ)器D外存定點(diǎn)16位字長(zhǎng)的字，采用2的補(bǔ)碼形式表示時(shí),一個(gè)字所能表示的整數(shù)范圍是（ A）。A-215~+（215-1） B-（215-1）~+（215-1）C-（215+1）~+215 D-215~+215某SRAM芯片，存儲(chǔ)容量為64KX16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（D）。A64，16B16，64C64，8D16，16運(yùn)算器雖有許多部件組成，但核心部件是（B）。A.數(shù)據(jù)總線 B.算術(shù)邏輯運(yùn)算單元 C.多路開(kāi)關(guān) D.累加寄存器單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用（C）。A.堆棧尋址方式 B.立即尋址方式C.隱含尋址方式 D.間接尋址方式完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（D）。A運(yùn)算器、存儲(chǔ)器、控制器；B外部設(shè)備和主機(jī)；C主機(jī)和實(shí)用程序；D配套的硬件設(shè)備和軟件系統(tǒng)；某一RAM芯片，其容量為512X8位，包括電源和接地端，該芯片引出線的最小數(shù)目應(yīng)是（D）。A23 B25 C50 D19至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（C）。A.節(jié)約元件 B運(yùn)算速度快C物理器件的性能決定 D信息處理方便CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了（A）。A能進(jìn)入中斷處理程序，并能正確返回源程序B節(jié)省主存空間C提高處理機(jī)速度D易于編制中斷處理程序采用虛擬存貯器的主要目的是（ B）。A提高主存貯器的存取速度B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度C提高外存貯器的存取速度D擴(kuò)大外存貯器的存貯空間EEPROM是指（C）。A.只讀存儲(chǔ)器； B.可兩次擦除并編程的只讀存儲(chǔ)器；C.電擦除可編程的只讀存儲(chǔ)器。 D.隨機(jī)讀寫(xiě)存儲(chǔ)器水平型微指令與垂直型微指令相比，（B）。前者一次只能完成一個(gè)操作后者一次只能完成一個(gè)操作兩者都是一次只能完成一個(gè)操作D.兩者都能一次完成多個(gè)操作變址尋址方式中，操作數(shù)的有效地址等于（D）。堆棧指示器內(nèi)容加上形式地址（位移量）程序計(jì)數(shù)器內(nèi)容加上形式地址基值寄存器內(nèi)容加上形式地址變址寄存器內(nèi)容加上形式地址屬于發(fā)生中斷請(qǐng)求的條件的是（B）。A.一次邏輯運(yùn)算結(jié)束 B.一次DMA操作結(jié)束C.一次算術(shù)運(yùn)算結(jié)束 D.一條指令執(zhí)行結(jié)束33.由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用（B）來(lái)規(guī)定。A.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間B.主存中讀取一個(gè)指令字的最短時(shí)間C主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間在定點(diǎn)小數(shù)機(jī)中，（B ）可以表示－1。A原碼B補(bǔ)碼C移碼D反碼已知X為整數(shù)，且兇補(bǔ)=10011011,則X的十進(jìn)制數(shù)值是（B）。A.+155B.-101C.-155D.+101指令系統(tǒng)采用不同尋址方式的目的是（ B）。實(shí)現(xiàn)存貯程序和程序控制；縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性；?？芍苯釉L問(wèn)外存；提供擴(kuò)展操作碼的可能并降低指令譯碼的難度；指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)現(xiàn)（D）。A堆棧尋址； B程序的條件轉(zhuǎn)移；C程序的無(wú)條件轉(zhuǎn)移；D程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移；雙端口存儲(chǔ)器所以能高速進(jìn)行讀/寫(xiě)，是因?yàn)椴捎茫˙）。A高速芯片 B兩套相互獨(dú)立的讀寫(xiě)電路 C流水技術(shù) D新型器件存儲(chǔ)器位擴(kuò)展是指增大了（ B）：A.字?jǐn)?shù)B.字長(zhǎng)C.速度 D.以上都不是下列不屬于微指令設(shè)計(jì)所追求的目標(biāo)的是：（D）A.提高微程序的執(zhí)行速度 B.縮短微指令的長(zhǎng)度C.提高微程序設(shè)計(jì)的靈活性 D.增大控制存儲(chǔ)器的容量二、判斷題計(jì)算機(jī)唯一能直接執(zhí)行的語(yǔ)言是機(jī)器語(yǔ)言。（√ ）第一臺(tái)電子數(shù)字計(jì)算機(jī)ENIAC采用的就是二進(jìn)制表示數(shù)據(jù)。（×一位十進(jìn)制數(shù)用BCD碼表示需要4位二進(jìn)制碼。（√定點(diǎn)機(jī)算術(shù)運(yùn)算會(huì)產(chǎn)生溢出是因?yàn)閮?nèi)存容量不夠大。（×浮點(diǎn)加減運(yùn)算中，尾數(shù)溢出則表示浮點(diǎn)運(yùn)算溢出。（×）EPROM是可改寫(xiě)的，因而也是隨機(jī)存儲(chǔ)器的一種。（×半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶。（×垂直型微指令采用較長(zhǎng)的微程序結(jié)構(gòu)去換取較短的微指令結(jié)構(gòu)。（√）多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問(wèn)題。（× ）Cache的功能由軟硬件共同實(shí)現(xiàn)。（×存儲(chǔ)器主要用來(lái)存放程序。（× ）運(yùn)算器的功能是進(jìn)行算術(shù)運(yùn)算。（× ）控制存儲(chǔ)器用來(lái)存放實(shí)現(xiàn)全部指令系統(tǒng)的所有微程序。（√）DRAM必須刷新。（√）多體交叉存儲(chǔ)器主要解決擴(kuò)充容量問(wèn)題。（×）信息序列11001101的偶校驗(yàn)位是1。（√ ）SRAM和DRAM都是易失性的半導(dǎo)體存儲(chǔ)器。（√）訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU發(fā)出的。（×馮?諾依曼機(jī)工作方式的基本特點(diǎn)是按地址訪問(wèn)并順序執(zhí)行指令。（JCache對(duì)于各級(jí)程序員都是透明的。（√CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的。（×三、填空題雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于（ 并行）存儲(chǔ)器結(jié)構(gòu)。前者采用（ 空間并行）技術(shù)，后者采用（ 時(shí)間并行 ）技術(shù)。DMA控制器訪存采用以下三種方法：（停止CPU訪問(wèn)）、（周期挪用）、（DMA和CPU交替訪問(wèn) ）。對(duì)存儲(chǔ)器的要求是（容量大 ），（速度快），（成本低 ），為了解決這三個(gè)方面的矛盾。計(jì)算機(jī)采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)。CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（ 指令寄存器IR ），保存當(dāng)前正在執(zhí)行的指令的地址的寄存器為（ 程序計(jì)數(shù)器PC ），保存CPU訪存地址的寄存器為（ 內(nèi)存地址寄存器AR ）。在浮點(diǎn)加法算中，當(dāng)尾數(shù)需要右移時(shí)，應(yīng)進(jìn)行舍入處理。常用的舍入方法有（ 0舍1入法 ）和（ 末位恒置1法 ）這兩種。四、綜合題1、某微機(jī)的指令格式如下所示：15 109 87 0操作碼XD其中，D表示位移量，X為尋址特征位，且有：X=00——直接尋址；X=01——用變址寄存器X1進(jìn)行變址尋址；X=10——用變址寄存器X2進(jìn)行變址尋址；X=11 相對(duì)尋址。設(shè)（PC）=1234H，（X1）=0037H，（X2）=110AH（H代表十六進(jìn)制數(shù)），請(qǐng)確定下列指令中操作數(shù)的有效地址。（1）4420H （2）2244H （3）13DFH （4）3525H1、答：⑴X=00，D=20H，有效地址EA=20H；（2）X=10，D=44H，有效地址EA=110AH+44H=114EH；⑶X=11，D=DFH，有效地址EA=1234H+DFH=1313H；（4）X=01，D=25H，有效地址EA=0037H+25H=005CH；2、某計(jì)算機(jī)有5級(jí)中斷，硬件中斷響應(yīng)從高到低優(yōu)先順序是：I1-I2-I3-I4-I5?；卮鹣铝袉?wèn)題：（1）在下表中設(shè)計(jì)各級(jí)中斷處理程序的中斷屏蔽碼（假設(shè)1為屏蔽，0為開(kāi)放），使中斷處理優(yōu)先順序?yàn)镮5-I1-I4-I3-I2°（2）若在運(yùn)行主程序的t1時(shí)刻（如下圖所示），同時(shí)出現(xiàn)12、I3級(jí)中斷請(qǐng)求，而在CPU處理其中I3級(jí)中斷過(guò)程中某時(shí)刻（記為t2）又同時(shí)出現(xiàn)14、I5級(jí)中斷請(qǐng)求。請(qǐng)按（1）設(shè)定的中斷處理次序在下圖題中*≡*w述程序的軌跡，并在t軸上標(biāo)注t2時(shí)刻。中斷處理

程序屏蔽字I2級(jí) I3級(jí) I4級(jí)I5級(jí)I2級(jí)I3級(jí)I4級(jí)I5級(jí)H級(jí)H級(jí)第四題（1）表設(shè)計(jì)中斷屏蔽碼中斷處理程序I1級(jí)屏I2級(jí)蔽I3級(jí)字I4級(jí)I5級(jí)I1級(jí)-11110I2級(jí)01000I3級(jí)01100I4級(jí)01110I5級(jí)111112、答：（1）屏蔽碼設(shè)計(jì)如下表所示。第四題（1）表設(shè)計(jì)中斷屏蔽碼中斷處理程序I1級(jí)I2級(jí)_蔽_I3級(jí)一字—I4級(jí)I5級(jí)I1級(jí)11110I2級(jí)0100_0 I3級(jí)0110_0 I4級(jí)0111_0 I5級(jí)11111（2）作圖如下。其中進(jìn)入某級(jí)中斷即刻被打斷，用較短線段表示即可。CPU運(yùn)行程序t1時(shí)刻：14、I5級(jí)同時(shí)請(qǐng)求12、I3級(jí)同時(shí)請(qǐng)求3、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為16位，其中階碼是25位移碼，尾數(shù)是11位補(bǔ)碼（含1位數(shù)符）基值為2。請(qǐng)將十進(jìn)制數(shù)(11/128)按上述格式表示成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)，并寫(xiě)出該格式的規(guī)格化浮點(diǎn)數(shù)表示數(shù)的范圍。3、答：11/128=1011B×2-7=0.1011000000B×2-3真值-3用5位移碼表示為24+(-3)=13=1101B尾數(shù)0.1011000表示成11位補(bǔ)碼為0.1011000000故11/128按題意要求的二進(jìn)制規(guī)格化浮點(diǎn)表示為：1101;0.1011000000(或?qū)懀?.1101000000×21101)規(guī)格化的尾數(shù)負(fù)值范圍-1~-0.5，規(guī)格化的尾數(shù)正值范圍0.5~(1-2-10)，階的范圍是-16~+15故有該格式規(guī)格化浮點(diǎn)數(shù)表示數(shù)范圍如下--負(fù)值：-215~-2-1×2-16 (2-1+2-10)正值： 2-1×2-16~(1-2-10)×215其中2-1可以寫(xiě)為(2-1+2-10);另外寫(xiě)法上可以比較自由，四個(gè)最值對(duì)應(yīng)相同即可。4、設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作訪存控制信號(hào)，用R/W作讀寫(xiě)控制信號(hào)，現(xiàn)有2K×4位的RAM芯片和2K×8位的ROM芯片若干片，以及74138譯碼器和各種門(mén)電路(自定)，要求組成一個(gè)存儲(chǔ)系統(tǒng)，其最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰2K地址空間為用戶(hù)程序區(qū)。(1)合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片？寫(xiě)出每片存儲(chǔ)芯片的地址范圍。⑵畫(huà)出CPU與存儲(chǔ)器的連接圖，詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯。t時(shí)亥I41級(jí)同時(shí)請(qǐng)求I21級(jí)同時(shí)請(qǐng)求第四題2)(答案圖第4題圖74138譯碼器4、答：根據(jù)題目要求，系統(tǒng)程序區(qū)選用兩片2K×8位的ROM芯片構(gòu)成，用戶(hù)程序區(qū)選用兩片2K×4位的RAM芯片構(gòu)成。地址空間描述如下：ROM芯片1對(duì)應(yīng)的空間為：11111111111111111111100