第二章單片微機的基本結構

第二章單片微機的基本結構第一頁，共七十三頁，編輯于2023年，星期五2-180C51單片微機的內部結構

微型計算機的基本組成有三部分，即中央處理器CPU(通常包括運算器和控制器)+存儲器+輸入/輸出(I/O)接口。若將組成計算機的基本部件集成在一塊芯片上，則俗稱為單片微機。 80C51內部結構如圖2－1所示，主要包括中央處理器CPU(算術邏輯部件ALU、控制器等)只讀存儲器ROM、隨機存取存儲器RAM定時器/計數器并行I/O口P0～P3串行口中斷系統以及定時控制邏輯電路等。第二頁，共七十三頁，編輯于2023年，星期五1.中央處理器

單片微機中的中央處理器（CPU）是單片微機的核心，主要完成運算和控制功能，又增設了“面向控制”的處理功能，增強了實時性。

2.程序存儲器根據內部是否帶有程序存儲器而形成四種型號：內部沒有程序存儲器的稱80C31內部帶ROM的稱80C51內部以EPROM代替ROM的稱87C51內部以EEPROM代替ROM的稱89C51第三頁，共七十三頁，編輯于2023年，星期五

目前單片微機的程序存儲器有以下幾種結構形式：⑴片內只讀存儲器片內掩膜ROM的特點是程序必須在制作單片微機時寫入。⑵片內可編程的ROM

可直接由用戶進行編程。紫外線可擦除型ROM－EPROM型單片微機(如87C51)。EPROM需用紫外線擦除，必須脫機固化，不能在線改寫。電可擦除型ROM——EEPROM，稱為Flash單片微機(如89C51)。EPROM和EEPROM都是可以多次擦除和編程的，或稱MTP的ROM。第四頁，共七十三頁，編輯于2023年，星期五·OTP的ROM，僅允許用戶一次編程。⑶片外只讀存儲器利用單片微機的并行擴展技術可以外擴片外只讀存儲器。3.數據存儲器（RAM）在單片微機中，用隨機存取存儲器（RAM）來存儲程序在運行期間的工作變量和數據，所以稱為數據存儲器。一般在單片微機內部設置一定容量（64B至384B）的RAM。這樣，小容量的數據存儲器以高速RAM的形式集成在單片微機內，以加快單片微機運行的速度，還可以使存儲器的功耗下降很多。第五頁，共七十三頁，編輯于2023年，星期五

在單片微機中，常把寄存器（如工作寄存器、特殊功能寄存器、堆棧等）在邏輯上劃分在片內RAM空間中，所以可將單片微機內部RAM看成是寄存器堆，有利于提高運行速度。當內部RAM容量不夠時，還可通過串行總線或并行總線外擴數據存儲器。

4.并行I/O口

單片微機往往提供了許多功能強、使用靈活的并行輸入/輸出引腳，用于檢測與控制。有些I/O引腳還具有多種功能，比如可以作為數據總線的數據線、地址總線的地址線、控制總線的控制線等。單片微機I/O引腳的驅動能力也逐漸增大，甚至可以直接驅動外擴的LED顯示器。第六頁，共七十三頁，編輯于2023年，星期五5.串行I/O口

目前高檔8位單片微機均設置了全雙工串行I/O口，用以實現與某些終端設備進行串行通信，或者和一些特殊功能的器件相連的能力，甚至用多個單片微機相連構成多機系統。隨著應用的拓寬，有些型號的單片微機內部還包含有二個串行I/O口。

6.定時器/計數器

在單片微機的實際應用中，往往需要精確的定時，或者需對外部事件進行計數。為了減少軟件開銷和提高單片微機的實時控制能力，因而均在單片微機內部設置定時器/計數器電路。80C51共有二個16位的定時器/計數器，80C52則有三個16位的定時器/計數器。

第七頁，共七十三頁，編輯于2023年，星期五7.中斷系統

80C51單片微機的中斷功能較強，具有內、外共五個中斷源，二個中斷優(yōu)先級。

8．定時電路及元件

計算機的整個工作是在時鐘信號的驅動下，按照嚴格的時序有規(guī)律地一個節(jié)拍一個節(jié)拍地執(zhí)行各種操作。單片微機內部設有定時電路，只需外接振蕩元件即可工作。外接振蕩元件一般選用晶體振蕩器，或用價廉的RC振蕩器，也可用外部時鐘源，作為振蕩元件。近來有的單片微機將振蕩元件也集成在芯片內部。第八頁，共七十三頁，編輯于2023年，星期五2-280C51單片機的引腳及其功能

80C51有40引腳雙列直插（DIP）、44引腳(PLCC)和44引腳（PQFP/TQFP）封裝形式。80C51／80C52的封裝及邏輯圖如圖2－2所示。在某些場合，不需通過并行總線擴展芯片，這時常采用20引腳雙列直插（DIP）甚至僅14引腳的單片微機，如ATMEL公司的1051/2051/4051單片微機等，或PHILIPS公司的P87LPC764單片微機。他們的封裝及引腳見圖2–3。第九頁，共七十三頁，編輯于2023年，星期五按引腳的功能可分為三部分：

1.電源和晶振： Vcc——運行和程序校驗時接電源正端。Vss——接地。XTAL1——輸入到單片機內部振蕩器的反相放大器。當采用外部振蕩器時，對HMOS單片微機,此引腳應接地；對CHMOS單片微機，此引腳作驅動端。 XTAL2——反相放大器的輸出，輸入到內部時鐘發(fā)生器。采用外部時鐘時，XTAL1和XTAL2的連接方法如圖2-20所示第十頁，共七十三頁，編輯于2023年，星期五2.I/O：共4個口，32根I/O線P0——8位、漏極開路的雙向I/O口。當使用片外存儲器（ROM及RAM）時，作低八位地址和數據總線分時復用（AD0-AD7）。P0口（作為總線時）能驅動8個LSTTL負載。P1——8位、準雙向I/O口。在編程/校驗期間，用做輸入低位字節(jié)地址。P1口可以驅動4個LSTTL負載。對于80C52，P1.0——T2，是定時器2的計數輸入端； P1.1——T2EX，是定時器2的外部輸入端。第十一頁，共七十三頁，編輯于2023年，星期五P2——8位、準雙向I/O口。當使用片外存儲器（ROM及RAM）時，輸出高8位地址（A15-A7）。在編程/校驗期間，接收高位字節(jié)地址。P2口可以驅動4個LSTTL負載。P3——8位、準雙向I/O口，具有內部上拉電路。P3提供各種復用功能。在提供這些功能時，其輸出鎖存器應由程序置1。P3口可以輸入/輸出4個LSTTL負載。P3口的復用功能：

串行口：P3．0——RXD串行輸入口。P3．1——TXD串行輸出口。第十二頁，共七十三頁，編輯于2023年，星期五

中斷：P3．2——外部中斷0輸入。P3．3——外部中斷1輸入。定時器／計數器：P3．4——定時器/計數器T0的外部輸入。P3．5——定時器/計數器T1的外部輸入。

數據存儲器選通：P3．6——WR低電平有效，輸出，片外存儲器寫選通。P3．7——RD低電平有效，輸出，片外存儲器讀選通。第十三頁，共七十三頁，編輯于2023年，星期五3.控制線：共4根。RST——復位輸入信號，高電平有效。在振蕩器工作時，在RST上作用兩個機器周期以上的高電平，將器件復位。EA/Vpp——片外程序存儲器訪問允許信號，低電平有效。EA=1，選擇片內程序存儲器(80C51為4KB，80C52為8KB)；EA=0，則程序存儲器全部在片外而不管片內是否有程序存儲器。對8751，EA/Vpp用于在編程時輸入21V的編程電壓。ALE/PROG——地址鎖存允許信號，輸出。在訪問片外存儲器或I/O時，用于鎖存低八位地址，以實現低八位地址與數據的隔離。在不訪問片外存儲器時，8051自動在該引腳上輸出頻率為fosc/6的脈沖序列。對8751，該引腳用于在編程時，傳送52ms寬的負脈沖。第十四頁，共七十三頁，編輯于2023年，星期五ALE可以驅動8個LSTTL負載。PSEN——片外程序存儲器讀選通信號，低電平有效。在從片外程序存儲器取指期間，在每個機器周期中，當PSEN有效時，程序存儲器的內容被送上P0口（數據總線）?？梢则寗?個LSTTL負載。第十五頁，共七十三頁，編輯于2023年，星期五2-3

80C51CPU的結構和特點

中央處理器CPU是單片微機內部的核心部件，主要包括：控制器運算器和工作寄存器時序電路第十六頁，共七十三頁，編輯于2023年，星期五2-3-1控制器控制器是識別指令，并根據指令性質控制計算機各組成部件進行工作的部件，與運算器一起構成中央處理器。在80C51單片機中，控制器包括：圖2－1程序計數器PC數據指針DPTR程序地址寄存器指令寄存器IR指令譯碼器條件轉移邏輯電路定時控制邏輯電路其功能是控制指令的讀出、譯碼和執(zhí)行，對指令的執(zhí)行過程進行定時控制，并根據執(zhí)行結果決定是否分支轉移。

第十七頁，共七十三頁，編輯于2023年，星期五1.程序計數器PC

程序計數器PC（ProgramCounter）是一個獨立的計數器，不屬于內部的特殊功能寄存器。PC中存放的是下一條將要從程序存儲器中取出的指令的地址。其基本的工作過程是：讀指令時，程序計數器PC將其中的數作為所取指令的地址輸出給程序存儲器，然后程序存儲器按此地址輸出指令字節(jié)，同時程序計數器PC本身自動加1，指向下一條指令地址。

第十八頁，共七十三頁，編輯于2023年，星期五程序計數器PC變化的軌跡決定程序的流程。

在執(zhí)行條件轉移或無條件轉移指令時，程序計數器將被置入轉移的目的地址，程序的流向發(fā)生變化。在執(zhí)行調用指令或響應中斷時，將子程序的入口地址或者中斷矢量地址送入PC，程序流向發(fā)生變化。2.數據指針DPTR

DPTR是一個16位的特殊功能寄存器，主要功能是作為片外數據存儲器或I/O尋址用的地址寄存器（間接尋址），故稱為數據存儲器地址指針。訪問片外數據存儲器或I/O的指令為：MOVXA，＠DPTR讀MOVX＠DPTR，A寫第十九頁，共七十三頁，編輯于2023年，星期五DPTR寄存器也可以作為訪問程序存儲器時的基址寄存器。這時尋址程序存儲器中的表格、常數等單元，而不是尋址指令。MOVC A，＠A＋DPTRJMP ＠A＋DPTRDPTR寄存器既可以作為一個16位寄存器處理，也可以作為兩個8位寄存器處理，其高8位用DPH表示，低8位用DPL表示。3.指令寄存器IR、指令譯碼器及控制邏輯

指令寄存器IR是用來存放指令操作碼的專用寄存器。執(zhí)行程序時，首先進行程序存儲器的讀操作，也就是根據程序計數器給出的地址從程序存儲器中取出指令，送指令寄存器IR，IR的輸出送指令譯碼器；然后由指令譯碼器對該指令進行譯碼，譯碼結果送定時控制邏輯電路，如圖2－4所示。第二十頁，共七十三頁，編輯于2023年，星期五

定時控制邏輯電路則根據指令的性質發(fā)出一系列定時控制信號，控制計算機的各組成部件進行相應 的工作，執(zhí)行指令。 條件轉移邏輯電路主要用來控制程序的分支轉移在80C51中，轉移條件也可分為兩部分。一部分是內部條件,即程序狀態(tài)標志位（PSW）和累加器的零狀態(tài)。另一部分是外部條件，即F0和所有位尋址空間的狀態(tài)。第二十一頁，共七十三頁，編輯于2023年，星期五2-3-2運算器

運算器主要用來實現對操作數的算術邏輯運算和位操作。算術邏輯運算單元ALU累加器ACC（A）暫存寄存器B寄存器程序狀態(tài)標志寄存器PSWBCD碼運算修正電路。第二十二頁，共七十三頁，編輯于2023年，星期五1、ALUALU實質上是全加器，結構參見圖2－5。ALU有兩個輸入：⑴通過暫存器1的輸入：輸入數據來自寄存器、直接尋址單元（含I/O口）、內部RAM、寄存器B或是立即數。⑵通過暫存器2或累加器ACC的輸入：通過暫存器2的運算的指令有ANLdirect，＃data、ORLdirect，＃data、XRLdirect，＃data。其它的運算，其輸入之一大多數也要通過累加器ACC。

ALU有兩個輸出:

⑴數據經過運算后，其結果又通過內部總線送回到累加器中；⑵數據運算后產生的標志位輸出至程序狀態(tài)字PSW。

第二十三頁，共七十三頁，編輯于2023年，星期五2.

累加器A累加器A是CPU中使用最頻繁的一個八位專用寄存器，簡稱ACC或A寄存器。主要功能：累加器A存放操作數，是ALU單元的輸入之一，也是ALU運算結果的暫存單元。由于累加器的“瓶頸”作用制約著單片微機運算速度的提高，人們又推出寄存器陣列來代替累加器，賦予更多寄存器以累加器功能，形成了多累加器結構，比如Inter公司的MCS-96系列中的8098十六位單片微機。第二十四頁，共七十三頁，編輯于2023年，星期五3．B寄存器

B寄存器在乘法和除法指令中作為ALU的輸入之一。乘法中，ALU的兩個輸入分別為A、B，運算結果存放在AB寄存器對中，A中放積的低8位，B中放積的高8位。除法中，被除數取自A，除數取自B，商數存放于A，余數存放于B。在其它情況下，B寄存器可以作為內部RAM中的一個單元來使用。

4.程序狀態(tài)字PSW

程序狀態(tài)字PSW（ProgramStatusWord）是一個逐位定義的8位寄存器，其內容的主 要部分是算術邏輯運算單元（ALU）的輸出。其中有些位是根據指令執(zhí)行結果，由硬件自動生成，而有些位狀態(tài)可用軟件方法設定。第二十五頁，共七十三頁，編輯于2023年，星期五一些條件轉移指令就是根據PSW中的相關標志位的狀態(tài)，來實現程序的條件轉移。它是一個程序可訪問的寄存器，而且可以按位訪問。

其中，除PSW．1（保留位）、RS1和RS0（工作寄存器組選擇控制位）及用戶標志F0之外，其他四位：奇偶校驗位P、溢出標志位OV、輔助進位標志位AC及進位標志位CY都是ALU運算結果的直接輸出。P(PSW．0)－奇偶標志位。 每個指令周期都由硬件來置位或清除。用以表示累加器A中值為1的個數的奇偶性：若累加器值為1的位數是奇數，P置位（奇校驗）；否則P清除(偶校驗)。CYACF0RS1RS0OV－P第二十六頁，共七十三頁，編輯于2023年，星期五

在串行通信中，常以傳送奇偶校驗位來檢驗傳輸數據的可靠性。通常將P置入串行幀中的奇偶校驗位。OV(PSW．2)－溢出標志位。當執(zhí)行運算指令時，由硬件置位或清除，以指示運算是否產生溢出，OV置位表示運算結果超出了目的寄存器A所能表示的帶符號數的范圍（一128～＋127）。若以Ci表示位i向位i＋l有進位，則OV=C6⊕C7；當位6向位7有進位(借位)而位7不向CY進位(借位)時；或當位7向C進位(借位)而位6不向位7進位(借位)時OV標志置位，表示帶符號數運算時運算結果是錯誤的；否則，清除OV標志，運算個結果正確。第二十七頁，共七十三頁，編輯于2023年，星期五

對于MUL乘法，當A、B兩個乘數的積超過255時OV置位；否則，OV＝0。因此，若OV＝0時，只需從A寄存器中取積；若OV＝1時，則需從B、A寄存器對中取積。對于DIV除法，若除數為0時，OV=1；否則，OV=0。

RS1、RS0(PSW.4、PSW.3)－工作寄存器組選擇位 用于設定當前工作寄存器的組號。工作寄存器共有四組，其對應關系見表2–1

AC(PSW．6)－輔助進位標志位。 當進行加法或減法運算時，若低4位向高4位數發(fā)生進位或借位時AC將被硬件置位； 否則，被清除。 在十進制調整指令DA中要用到AC標志位狀態(tài)。第二十八頁，共七十三頁，編輯于2023年，星期五

CY(PSW．7)－進位標志位。 在進行算術運算時，可以被硬件置位或清除，以表示運算結果中高位是否有進位或借位。在布爾處理機中CY被認為是位累加器。

F0(PSW．5)－用戶標志位。 開機時該位為“0”。用戶可根據需要，通過位操作指令置“l(fā)”或者清“0”。第二十九頁，共七十三頁，編輯于2023年，星期五2-3-3時鐘電路及CPU的工作時序

時鐘電路用于產生單片微機工作所需要的時鐘信號。時序所研究的是指令執(zhí)行中各信號之間的相互關系。單片微機本身就如一個復雜的同步時序電路。第三十頁，共七十三頁，編輯于2023年，星期五

1.

時鐘電路

在80C51內帶有時鐘電路，只需要在片外通過XTALI和XTAL2引腳接入定時控制元件（晶體振蕩器和電容），即可構成一個穩(wěn)定的自激振蕩器。在80C51芯片內部有一個高增益反相放大器，而在芯片的外部，XTAL1和XTAL2之間跨接晶體振蕩器和微調電容。80C51的時鐘電路如圖2–6所示。由圖可見，時鐘電路由下列幾部分組成：振蕩器及定時控制元件、時鐘發(fā)生器、地址鎖存允許信號ALE。

振蕩器及定時控制元件在80C51芯片內部有一個高增益反相放大器，其輸入端為芯片引腳XTAL1，其輸出端為引腳XTAL2。第三十一頁，共七十三頁，編輯于2023年，星期五只需要在片外通過XTAL1和XTAL2引腳跨接晶體振蕩器和微調電容，形成反饋電路，振蕩器即可工作（皮爾斯振蕩器）。振蕩器的結構和振蕩電路原理如圖2－7所示。振蕩器的工作可以由PD位（特殊功能寄存器PCON中的一位）控制。當PD置1時，振蕩器停止工作，系統進入低功耗工作狀態(tài)。 振蕩器的工作頻率一般在1.2～12MHz之間，由于制造工藝的改進，有些單片微機的頻率范圍正向兩端延伸，高端可達40MHZ，低端可達0Hz。

第三十二頁，共七十三頁，編輯于2023年，星期五

內部時鐘發(fā)生器 內部時鐘發(fā)生器實質上是一個2分頻的觸發(fā)器。其輸入由振蕩器引入的，輸出為兩個節(jié)拍的時鐘信號。輸出的前半周期，節(jié)拍1（P1）信號有效；后半周期，節(jié)拍2（P2）信號有效。每個輸出周期為一個計算機CPU的狀態(tài)周期，即時鐘發(fā)生器的輸出為狀態(tài)時鐘。每個狀態(tài)周期內包括一個P1節(jié)拍和一個P2節(jié)拍，形成CPU內的基本定時時鐘。

ALE信號一般地說，狀態(tài)時鐘經過3分頻之后，產生ALE引腳上的信號輸出。

第三十三頁，共七十三頁，編輯于2023年，星期五2﹒時序定時單位

單片微機執(zhí)行指令是在時序電路的控制下一步一步進行的。時序是用定時單位來說明的。80C51的時序定時單位共有4個：節(jié)拍、狀態(tài)、機器周期和指令周期。（1）節(jié)拍P把振蕩脈沖的周期稱為節(jié)拍。（2）

狀態(tài)S一個狀態(tài)S包含兩個節(jié)拍，其前半周期對應的節(jié)拍叫P1，后半周期對應的節(jié)拍叫P2（3）

機器周期

80C51采用定時控制方式，因此它有固定的機器周期。第三十四頁，共七十三頁，編輯于2023年，星期五規(guī)定一個機器周期的寬度為6個狀態(tài)，并依次表示為S1～S6。由于一個機器周期共有12個振蕩脈沖周期，因此機器周期就是振蕩脈沖的12分頻。當振蕩脈沖頻率為12MHZ時，一個機器周期為lμS；當振蕩脈沖頻率為6MHZ時，一個機器周期為2μS。機器周期是單片微機的最小時間單位。（4）

指令周期 執(zhí)行一條指令所需要的時間稱為指令周期。它是最大的時序定時單位。80C51的指令周期根據指令的不同，可包含有一、二、三、四個機器周期。當振蕩脈沖頻率為12MHZ時，80C51的一條指令執(zhí)行的時間最短為lμS，最長為4μS。第三十五頁，共七十三頁，編輯于2023年，星期五3.80C51指令時序

80C51共有111條指令，全部指令按其長度可分為單字節(jié)指令、雙字節(jié)指令和三字節(jié)指令。MCS51的指令通?？梢苑譃閱沃芷凇㈦p周期和四周期指令三種，只有乘、除法指令為四周期，其余為單周期和雙周期指令。

圖2－8所表示的是幾種典型單機器周期和雙機器周期指令的時序。

單機器周期指令，如圖2－8（a）、（b）所示。

雙機器周期指令，如圖2－8（c）、（d）所示。第三十六頁，共七十三頁，編輯于2023年，星期五（1）單字節(jié)單周期指令（例如INCA）只需進行一次讀指令操作。當第二個ALE有效時，由于PC沒有加1，所以讀出的還是原指令。（2）雙字節(jié)單周期指令（例如ADDA，＃data）ALE的兩次讀操作都是有效的，第一次是讀指令操作碼，第二次是讀指令第二字節(jié)。（3）單字節(jié)雙周期指令（例如INCDPTR）兩個機器周期共進行四次讀指令的操作，但其中后三次的讀操作全是無效的。(4)單字節(jié)雙周期指令（例如MOVX類指令）MOVX類指令情況有所不同。因為執(zhí)行這類指令時，先在ROM讀取指令，然后對外部RAM進行讀/寫操作。第一機器周期時，與其它指令一樣，第一次讀指令（操作碼）有效，第二次讀指令操作無效。第二周期時，進行外部RAM訪問，此時與ALE信號無關，因此不產生讀指令操作。第三十七頁，共七十三頁，編輯于2023年，星期五

2.4存儲器結構和地址空間

單片微機的存儲器有兩種基本結構：一種是在通用微型計算機中廣泛采用的將程序和數據合用一個存儲器空間的結構，稱為普林斯頓（Princeton）結構；另一種是將程序存儲器和數據存儲器截然分開，分別尋址的結構，稱為哈佛（Harvard）結構。Intel的MCS－51和80C51系列單片微機采用哈佛結構。圖2–9為80C51單片微機存儲器映象圖。

在物理上設有4個存儲器空間·程序存儲器： 片內程序存儲器； 片外程序存儲器。·數據存儲器： 片內數據存儲器；

片外數據存儲器。第三十八頁，共七十三頁，編輯于2023年，星期五

在邏輯上設有3個存儲器地址空間片內、片外統一的64KB程序存儲器地址空間；片內256（80C527為384）B數據存儲器地址空間；片外64KB的數據存儲器地址空間。 在訪問這3個不同的邏輯空間時，應選用不同形式的指令。 片內數據存儲器空間，在物理上又包含兩部分： 對于80C51型單片微機，從0～127B為片內數據存儲器空間；從128～256B為特殊功能寄存器(SFR)空間（僅占用20多個字節(jié)）。 對于80C52型單片微機，從0～127B為片內數據存儲器空間；從128～256B共128個字節(jié)是數據存儲器和特殊功能寄存器地址重疊空間。第三十九頁，共七十三頁，編輯于2023年，星期五80C51有三種基本的尋址空間：64KB的片內、外程序存儲器尋址空間；64KB的片外數據存儲器尋址空間；256（或384）B的片內數據存儲器尋址空間，其中包括特殊功能寄存器尋址空間。

第四十頁，共七十三頁，編輯于2023年，星期五2-4-l程序存儲器

80C51單片微機的程序存儲器（programmemory）用于存放經調試正確的應用程序和表格之類的固定常數。由于采用16位的程序計數器PC和16位的地址總線，因而其可擴展的地址空間為64KB。⒈整個程序存儲器可以分為片內和片外兩部分。CPU訪問片內和片外存儲器，可由EA引腳所接的電平來確定：第四十一頁，共七十三頁，編輯于2023年，星期五 EA引腳接高電平時，程序從片內程序存儲器0000H開始執(zhí)行，即訪問片內存儲器；當PC值超出片內ROM容量時，會自動轉向片外程序存儲器空間執(zhí)行。EA引腳接低電平時，迫使系統全部執(zhí)行片外程序存儲器0000H開始存放的程序。對于片內無ROM的80C31/80C32單片機，應將EA引腳固定接低電平，以迫使系統全部執(zhí)行片外程序存儲器程序。⒉程序存儲器的某些單元被保留用于特定的程序入口地址。

由于系統復位后的PC地址為0000H，故系統從0000H單元開始取指，執(zhí)行程序。從0003H～002DH單元被保留用于6個中斷源的中斷服務程序的入口地址。第四十二頁，共七十三頁，編輯于2023年，星期五以下7個特定地址被保留：復位 0000H外部中斷0 0003H計時器T0溢出 000BH外部中斷1 0013H計時器T1溢出 001BH串行口中斷 0023H計時器T2/T2EX 002BH在程序設計時，通常在這些中斷入口處設置無條件轉移指令，使之轉向對應的中斷服務程序段處執(zhí)行。第四十三頁，共七十三頁，編輯于2023年，星期五⒊片內程序存儲器為只讀存儲器ROM。

存儲器的類型有：掩膜ROM、OTP（一次性編程）ROM和MTP（多次編程）ROM（包括EPROM及E2PROM等）。在87C51中為4KB的可編程、可改寫的只讀存儲器是EPROM；在89C51中為4KB的可編程、可改寫的只讀存儲器是EEPROM；而80C31片內沒有程序存儲器，使用時必須由片外進行擴展。由于芯片內集成技術的提高，片內程序存儲器的容量做得越來越大，目前已達到62KB。一般應用系統中，已經沒有必要進行片外程序存儲器的擴展。第四十四頁，共七十三頁，編輯于2023年，星期五圖2–180C51的內部結構圖

第四十五頁，共七十三頁，編輯于2023年，星期五圖2–280C51/80C52的封裝及邏輯圖

第四十六頁，共七十三頁，編輯于2023年，星期五圖2–3非總線型單片微機引腳示意圖

第四十七頁，共七十三頁，編輯于2023年，星期五圖2–4指令寄存器和指令譯碼器

第四十八頁，共七十三頁，編輯于2023年，星期五圖2–5

算術邏輯運算單元ALU

第四十九頁，共七十三頁，編輯于2023年，星期五圖2–6

80C51單片微機的時鐘電路

2第五十頁，共七十三頁，編輯于2023年，星期五圖2–7

振蕩器的結構和振蕩電路原理

第五十一