嵌入式系統(tǒng)體系結構課程復習課件

基本概念嵌入式linux系統(tǒng)構建，移植配置，交叉編譯體系結構，馮.諾依曼體系，哈佛體系指令系統(tǒng)，精簡指令，復雜指令存儲器類型，NorFlash，NandFlash，I-Cache，D-Cache存儲器控制器和NandFlash控制器，系統(tǒng)總線，橋，AMBA，APB，AHB工作模式：用戶模式，特權模式，系統(tǒng)模式指令和數據存儲方式分組寄存器，未分組寄存器，PC寄存器，子程序連接寄存器，狀態(tài)寄存器嵌入式系統(tǒng)，通用計算機系統(tǒng)2LINUX操作系統(tǒng)概述LINUX建構和配置虛擬機環(huán)境基本操作命令LINUX系統(tǒng)開發(fā)基礎內核管理存儲管理啟動與初始化嵌入式linux系統(tǒng)開發(fā)交叉編譯引導程序bootloader內核移植Linux映像固化計算機體系結構計算機體系結構據不完全統(tǒng)計，目前全世界嵌入式微處理器的品種總量已經超過千種，有幾十種嵌入式微處理器體系，主流的體系有ARM、MIPS、PowerPC、SH、X86等。嵌入式微處理器有許多不同的體系，即使在同一體系中也可能具有不同的時鐘速度和總線數據寬度、集成不同的外部接口和設備。馮.諾依曼結構計算機系統(tǒng)五大部件ALUControllerMemoryInputOutput核心部件早期是CPUMemory存儲程序(storedprogram)：程序以數字節(jié)形式存在，可以與數據一樣被讀寫指令執(zhí)行次序：順序跳轉程序計數器ProgramCounter（PC）傳統(tǒng)的微處理器采用的馮·諾依曼結構將指令和數據存放在同一存儲空間中，統(tǒng)一編址，指令和數據通過同一總線訪問。哈佛體系結構程序與數據有單獨的存儲器PC只能指向程序存儲器獨立編址運行指令cache與數據cache適用于實時信號處理（大部分的DSP）哈佛結構是不同于馮·諾依曼結構的一種并行體系結構，其主要特點是程序和數據存儲在不同的存儲空間中，即程序存儲器和數據存儲器是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問。與之相對應的是系統(tǒng)中設置的兩條總線（程序總線和數據總線），從而使數據的吞吐率提高了一倍。馮.諾依曼結構與哈佛體系結構兩種體系結構比較地址數據主存儲器MOVr8,#8CPUPC指令程序存儲器CPUPC地址數據存儲器MOVr8,#8地址數據馮?諾依曼結構哈佛結構指令系統(tǒng)：RISC與CISC嵌入式微處理器的指令系統(tǒng)可采用精簡指令集系統(tǒng)和復雜指令集系統(tǒng)。拼寫:RISC（ReducedInstructionSetComputer）CISC（ComplexInstructionSetComputer）指令系統(tǒng)：RISC與CISC特點比較RISC與CISC特點比較

CISCRISC價格由硬件完成部分軟件功能，硬件復雜性增加，芯片成本高由軟件完成部分硬件功能，軟件復雜性增加，芯片成本低性能減少代碼尺寸，增加指令的執(zhí)行周期數使用流水線降低指令的執(zhí)行周期數，增加代碼尺寸指令集大量的混雜型指令集，有簡單快速的指令，也有復雜的多周期指令，符合HLL（highlevellanguage）簡單的單周期指令，在匯編指令方面有相應的CISC微代碼指令高級語言支持硬件完成軟件完成尋址模式復雜的尋址模式，支持內存到內存尋址簡單的尋址模式，僅允許LOAD和STORE指令存取內存，其它所有的操作都基于寄存器到寄存器控制單元微碼直接執(zhí)行寄存器數目寄存器較少寄存器較多系統(tǒng)總線總線是CPU與存儲器和設備通信的機制，是計算機各部件之間傳送數據、地址和控制信息的公共通道。總線分類從微處理器的角度來分，總線可分為片外總線(如：PCI、ISA等)和片內總線（如：AMBA、AVALON、OCP、WISHBONE等）。從信號線功能和性質分，數據線、地址線和控制線。嵌入式系統(tǒng)的總線一般集成在嵌入式微處理器中。系統(tǒng)總線參數總線寬度又稱總線位數，指的是總線能同時傳送數據的位數。如16位總線就是具有16位數據傳送能力?？偩€頻率總線工作速度的一個重要參數，工作頻率越高，速度越快。通常用MHz表示。總線帶寬又稱總線的數據傳送率，是指在一定時間內總線上可傳送的數據總量，用每秒最大傳送數據量來衡量?？偩€帶寬越寬，傳輸率越高?？偩€帶寬(單位:MB/s)=（總線寬度/8）×總線頻率多總線結構數據寬度：高速總線通常提供較寬的數據連接。成本：高速總線通常采用更昂貴的電路和連接器。橋允許總線獨立操作，在I/O操作中可提供某些并行性。存儲器高速設備CPU低速設備低速設備橋高速總線低速總線AMBA總線規(guī)范AMBA（AdvancedMicrocontrollerBusArchitecture）是ARM公司研發(fā)的一種總線規(guī)范，目前為3.0版本。在AMBA總線規(guī)范中，定義了3種總線:AHB(AdvancedHigh-performanceBus)：用于高性能系統(tǒng)模塊的連接，支持突發(fā)模式數據傳輸和事務分割；可以有效地連接處理器、片上和片外存儲器，支持流水線操作。ASB（AdvancedSystemBus）：也用于高性能系統(tǒng)模塊的連接，由AHB總線替代；APB（AdvancedPeripheralBus）：用于較低性能外設的簡單連接，一般是接在AHB或ASB系統(tǒng)總線上的第二級總線。AMBA-AHB總線主單元（AHB）只有主單元可在任何時刻使用總線。AHB可以有一個或多個主單元。主單元可以是RISC處理器、協處理器以及DMA控制器，以啟動和控制總線操作。從單元(APB)可以響應（并非啟動）讀或寫總線操作?？偩€的從單元可以在給定的地址范圍內對讀寫操作進行相應的反應。從單元向主單元發(fā)出成功、失敗信號或等待各種反饋信號。從單元通常是其復雜程度不足以成為主單元的固定功能塊，例如外存接口、總線橋接口以及任何內存都可以是從單元，系統(tǒng)的其他外設也包含在AHB的從單元中。仲裁器用來確定控制總線是哪個主單元，以保證在任何時候只有一個主單元可以啟動數據傳輸。一般來說仲裁協議都是固定好的，例如最高優(yōu)先級方法或平等方法，可根據實際的情況選擇適當的仲裁協議。譯碼器總線譯碼器用于傳輸譯碼工作，提供傳輸過程中從單元的片選信號。AMBA-AHB總線典型的AHB總線工作過程包括兩個階段：地址傳送階段(addressphase)：它將只持續(xù)一個時鐘周期。在HCLK的上升沿數據有效。所有的從單元都在這個上升沿來采樣地址信息。數據傳送階段（dataphase）：它需要一個或幾個時鐘周期?？梢酝ㄟ^HREADY信號來延長數據傳輸時間，當HREADY信號為低電平時，就在數據傳輸中加入等待周期，直到HREADY信號為高電平才表示這次傳輸階段結束。AMBA總線-APBAPB橋將系統(tǒng)總線AHB/ASB和APB連接起來，并執(zhí)行下列功能：鎖存地址并保持其有效，直到數據傳送完成。譯碼地址并產生外部片選信號，在每次傳送時只有一個片選信號（PSELx）有效。寫傳送（writetransfer）時驅動數據到APB。讀傳送（readtransfer）時驅動數據到系統(tǒng)總線AHB/ASB。傳送時產生定時觸發(fā)信號PENABLE。多總線結構數據寬度：高速總線通常提供較寬的數據連接。成本：高速總線通常采用更昂貴的電路和連接器。橋允許總線獨立操作，在I/O操作中可提供某些并行性。存儲器高速設備CPU低速設備低速設備橋高速總線低速總線復習——基本概念體系結構計算機體系結構:就是指適當地組織在一起的一系列系統(tǒng)元素的集合，這些系統(tǒng)元素互相配合、相互協作，通過對信息的處理而完成預先定義的目標。計算機體系結構定義：是指那些對程序員可見的系統(tǒng)屬性（概念性結構與功能特性），還包括設計思想與體系結構。8種屬性：機內數據表示、尋址方式、寄存器組織、指令系統(tǒng)、存儲系統(tǒng)、中斷機制、輸入輸出結構、信息保護。馮.諾伊曼CISC和哈佛體系結構RSIC特點存儲方式和存儲空間實現方式：軟件、硬件指令集：多周期、單周期寄存器：多少AMBA總線規(guī)范S3C2410（ARM920T）處理器組成AHB ——連接高性能控制器APB——連接低速的外設和控制器復習——基本概念處理器ARM微處理器特點低功耗、低成本、高性能采用RISC指令集使用大量的寄存器,31個通用寄存器，6個狀態(tài)寄存器ARM/THUMB指令支持，分別對應32位和16位三/五級流水線，固定長度的指令格式，指令歸整、簡單、基本尋址方式有2～3種；使用單周期指令，便于流水線操作執(zhí)行；數據處理指令只對寄存器進行操作，只有加載/存儲指令可以訪問存儲器ARM微處理器的特點低功耗、低成本、高性能采用RISC指令集使用大量的寄存器ARM/THUMB指令支持三/五級流水線采用RISC體系結構固定長度的指令格式，指令歸整、簡單、基本尋址方式有2～3種；使用單周期指令，便于流水線操作執(zhí)行；大量使用寄存器，數據處理指令只對寄存器進行操作，只有加載/存儲指令可以訪問存儲器，以提高指令的執(zhí)行效率。ARM微處理器的特點大量使用寄存器31個通用寄存器，包括程序計數器（PC指針），均為32位的寄存器；6個狀態(tài)寄存器，用以標識CPU的工作狀態(tài)及程序的運行狀態(tài)，均為32位。高效的指令系統(tǒng)ARM微處理器支持兩種指令集：ARM指令集和Thumb指令集。ARM指令為32位的長度，Thumb指令為16位長度。Thumb指令集為ARM指令集的功能子集，但與等價的ARM代碼相比較，可節(jié)省30％～40％以上的存儲空間，同時具備32位代碼的所有優(yōu)點。復習——基本概念處理器ARM微處理器工作模式用戶模式特權模式系統(tǒng)模式異常模式：fiq、irq、svc、abt和undARM工作模式切換的三種方法軟件控制異常中斷外部中斷ARM微處理器工作模式User模式用戶程序不能訪問有些受保護的資源只能通過異常的形式來改變CPU的當前運行模式特權模式可以存取系統(tǒng)中的任何資源System模式系統(tǒng)模式與User模式的運行環(huán)境一樣但是它可以不受任何限制的訪問任何資源該模式主要用于運行系統(tǒng)中的一些特權任務FIQ模式IRQ模式Supervisor模式Abort模式Undefined模式異常模式：主要是在外部中斷或者程序執(zhí)行非法操作時會觸發(fā)用戶模式用戶模式和特權模式用戶模式與特權模式除了用戶模式之外的其他6種處理器模式稱為特權模式用戶模式應用程序不能夠訪問一些受操作系統(tǒng)保護的系統(tǒng)資源應用程序也不能直接進行處理器模式的切換用戶程序不能訪問有些受保護的資源特權模式特權模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進行處理器模式的切換系統(tǒng)模式下，操作系統(tǒng)管理異常模式下，在用戶模式下，當需要進行處理器模式切換時，應用程序可以產生異常處理，在異常處理中進行處理器模式的切換。模式切換CPU模式的轉變三種方法軟件控制異常中斷外部中斷模式切換與資源當應用程序發(fā)生異常中斷時，處理器進入相應的異常模式。在每一種異常模式下都有一組寄存器，供相應的異常處理程序使用，這樣就可以保證在進入異常模式時，用戶模式下的寄存器不被破壞.系統(tǒng)模式并不是通過異常進入的，它和用戶模式具有完全一樣的寄存器。但是系統(tǒng)模式屬于特權模式，可以訪問所有的系統(tǒng)資源，也可以直接進行處理器模式切換。它主要供操作系統(tǒng)任務使用。通常操作系統(tǒng)的任務需要訪問所有的系統(tǒng)資源，同時該任務仍然使用用戶模式的寄存器組，而不是使用異常模式下相應的寄存器組，這樣可以保證當異常中斷發(fā)生時任務狀態(tài)不被破壞.異常中斷類型復位Reset硬件引腳有效：加電；硬軟復位軟件中斷SWI用于用戶模式下的程序調用特權操作指令und：當出現未定義指令終止時進入該模式當前取到指令未定義Abt:虛擬存儲及存儲保護指令預取中止，指令地址不存在數據預取中止，數據地址不存在外部設備請求irq低速外設使用請求快速中斷請求fiq用于高速數據傳輸或通道處理復習——基本概念處理器ARM所支持的最大尋址空間為4GB（232字節(jié)）指令集為ARM/THEMB指令長度32位（ARM）和16位（THEMB）數據類型32位、16位和8位通用寄存器：通用寄存器包括R0～R15，可以分為三類：未分組寄存器R0～R7——8個分組寄存器R8～R12——10個分組寄存器堆棧指針R13——6個分組寄存器連接寄存器（子程序寄存器）R14——6個程序計數器PC(R15)——1個當前/備份狀態(tài)寄存器CPSR/SPSR（R16）_6個復習——基本概念匯編指令ARM微處理器的指令集可以分為六大類跳轉指令數據處理指令程序狀態(tài)寄存器（PSR）處理指令加載/存儲指令協處理器指令和異常產生指令ARM微處理器的指令集是加載/存儲型的指令集僅能處理寄存器中的數據，處理結果都要放回寄存器中對系統(tǒng)存儲器的訪問則需要通過專門的加載/存儲指令來完成。匯編指令條件域、狀態(tài)影響、多寄存器操作指令復習——基本概念中斷系統(tǒng)異常中斷數據中止,預取指中止,Abort等情況產生——異常中斷正常中斷中斷源類型：帶寄存和不帶寄存中斷模式：IRQ,FIQ中斷來源：內部56個，外部事件中斷的響應過程中斷請求中斷屏蔽中斷模式中斷處理中斷返回中斷優(yōu)先級管理二級中斷源管理每組設置最高、最低或輪詢優(yōu)先級復習——基本概念I/O接口GPIO：通用輸入輸出端口2410共有117個通用的IO接口，分8組每個IO接口作成復用信號線I/O接口控制寄存器按組設置每個接口選擇的功能按組設計每個接口數據寄存器按組設計每個接口上拉寄存器I/O接口系統(tǒng)初始化設置接口基本信號線作用每個接口初始化再設置其功能或狀態(tài)復習——系統(tǒng)分析系統(tǒng)設計與分析要點工程文件編程結構系統(tǒng)啟動方式系統(tǒng)引導S3C2410.S程序系統(tǒng)初始化工作復習——系統(tǒng)分析工程文件結構StartupCodeS3C2410.SARMCodeARM.CRandom.STHUMBCodeTHUBM.CIniFileDebugInram.in復習——系統(tǒng)分析系統(tǒng)啟動系統(tǒng)啟動初期系統(tǒng)引導BOOT部分完成初始化工作，匯編實現S3C2410.S；再把控制權交給C的main函數，main函數沒有返回參數；特別起名字_main.C系統(tǒng)引導Boot——S3C2410.s功能：完成系統(tǒng)的初始化工作棧寄存器初始化堆參數的初始化硬件初始化中斷配置初始化全局變量初始化RAM中的運行模塊加載復習——系統(tǒng)分析系統(tǒng)初始化工作sys_init()時鐘初始化串口初始化port_init()接口初始化中斷初始化interrupts_init()中斷初始化復習——UART應用程序分析uart應用程序的結構主函數mainuatr工作sys_init()時鐘初始化串口初始化Uart串行輸出與輸入復習——TSP應用程序分析Tsp應用程序的結構主函數mainTSP初始化工作sys_init()時鐘初始化串口初始化port_init()接口初始化tsp_test()中斷初始化tsp_irq中斷使能和屏蔽觸摸屏的工作流程復習——LCD應用程序分析LCD應用程序的結構主函數mainLCD初始化工作Sys_init()時鐘初始化串口初始化port_init()接口初始化lcd_test()顯示字符（中文和西文）顯示BMP圖文件顯示圖像塊復習——應用設計應用設計要點時鐘串行口功能實現并行口功能實現LCD功能實現TSP功能實現TFTP功能實現應用設計S3C2410接口能力應用需求設計硬件接口基本功能可編程設計的管理復習——應用設計時鐘概念三種時鐘源FCLK:用于CPU核

HCLK：用于AHB總線設備存儲器控制器中斷控制器DMA控制器LCD控制器PCLK：用于低速總線設備IISI2CWatchdogPWM兩個PLL鎖相環(huán)MPLL：用于設置FCLK、HCLK和PCLKUPLL：專門用于USB設備復習——應用設計時鐘電路輸入時鐘與輸出時鐘關系基本公式MPLLTIME:MPLL=(m*Fin)/(p*2^s)復習——應用設計RTC復習——應用設計串行接口的主要應用終端功能人機終端功能通訊功能雙機遠程通訊UART基本功能3個獨立的異步串行通信接口可用于查詢、中斷、DMA模式傳輸數據最高波特率230.4Kbps，使用外部時鐘波特率更高內部有一個16字節(jié)的FIFO用于數據發(fā)送和接收數據幀包括停止位1,2;數據位5-8位,奇偶校驗位復習——應用設計分析程序串行接口UART_TEST.C程序設計流程初始化內容主要函數解釋掌握串行接口的菜單選擇程序。復習——應用設計并行口應用功能實現LED&KEY鍵盤輸入顯示輸出控制方式查詢中斷DMA分析程序接口初始化（前面已經講過）鍵盤及中斷處理Button_test.c中斷分析復習——應用設計LCD應用TFT液晶屏基本功能TFT液晶屏主要參數意義像素點距色彩TFTLCD功能支持1,2,4或8bpp彩色調色顯示支持16bpp和24bpp非調色真彩顯示在24bpp模式下,最多支持16M種顏色支持多種屏幕大小,典型:640×480,320×240,160×160和其他最大虛擬屏幕占內存大小為4M字節(jié)64K色模式下最大虛擬屏幕大小:2048×1024和其他復習——應用設計LCD工作原理初始化工作通過對LCDCON對選擇的LCD進行時鐘時序初始化;通過對TPAL設置調色色彩組成;通過LCDSADDR對數據緩沖區(qū)的地址進行初始化;設置中斷允許和中斷有效性使用LCDLCD的顯示數據寫入復習——應用設計驅動文件結構lcd.C——LCD各種低層控制和初始化LCD初始化工作,各種類型的LCD控制中斷屏蔽,中斷服務調色板選擇lcdlib.C——LCD過程控制庫控制顯示,數據傳輸,初始化,LPC3600使能,電源控制視窗尺寸控制glib.C——作圖設計庫畫BMP圖,直線,圓,矩形,漢字等基本驅動程序包括適應不同類型的顯示屏Color_lcd_test.C——應用程序設計ASCII和漢字顯示畫直線復習——應用設計電阻型TSP功能基本功能識別觸摸屏的位置信號轉換LCD與TSP的對應關系復習——應用設計TSP基本原理對于位置信息的識別分別對X方向和Y方向作ADC選擇驅動,讀入數據A/D轉換計數式