第2章MCS51單片機(jī)結(jié)構(gòu)課件

第2章增強(qiáng)型MCS-51單片機(jī)結(jié)構(gòu)

2.1內(nèi)部結(jié)構(gòu)和引腳功能2.2輸入/輸出（I/O）口2.3存儲(chǔ)器系統(tǒng)2.4MCS-51外部存儲(chǔ)器的連接2.5操作時(shí)序2.6復(fù)位及復(fù)位電路2.7節(jié)電運(yùn)行狀態(tài)和掉電運(yùn)行狀態(tài)

7/25/2023單片機(jī)原理與應(yīng)用2.0選擇MCS-51單片機(jī)的理由

MCS-51系列單片機(jī)總線技術(shù)開(kāi)放，開(kāi)發(fā)工具成熟，單片機(jī)芯片及開(kāi)發(fā)工具供貨商多，價(jià)格低廉，同時(shí)該系列單片機(jī)進(jìn)入市場(chǎng)時(shí)間早，匯編語(yǔ)言指令書寫形式與Intel公司8位通用微處理器，如8085相似，很容易被接觸過(guò)Intel通用微處理器匯編語(yǔ)言的用戶所接受。因此，在單片機(jī)應(yīng)用中占有重要位置，是單片機(jī)教學(xué)的首選機(jī)種。理解MCS-51系列單片機(jī)內(nèi)部結(jié)構(gòu)、工作原理、應(yīng)用實(shí)例后，將非常容易理解和使用其他系列，如NEC、Motorola、MicroChip單片機(jī)芯片。7/25/2023單片機(jī)原理與應(yīng)用1.

增強(qiáng)型MCS-51單片機(jī)主要特征與標(biāo)準(zhǔn)MCS-51內(nèi)核芯片相比，增強(qiáng)型MCS-51內(nèi)核單片機(jī)芯片具有如下特征：

(2)片內(nèi)集成了3個(gè)16位定時(shí)/計(jì)數(shù)器，其中T0、T1與標(biāo)準(zhǔn)MCS-51系列完全相同；T2除了保留標(biāo)準(zhǔn)MCS-52子系列中定時(shí)/計(jì)數(shù)器T2功能外，還增加了向下計(jì)數(shù)和時(shí)鐘輸出功能。

(1)與標(biāo)準(zhǔn)MCS-51保持100%兼容，即可以使用增強(qiáng)型MCS-51芯片直接替換相應(yīng)型號(hào)的標(biāo)準(zhǔn)MCS-51芯片，如用80C32取代8031/2、87C51/2取代8751/2。7/25/2023單片機(jī)原理與應(yīng)用

(3)采用增強(qiáng)型全雙工串行口，即增強(qiáng)型MCS-51串行口除了具有標(biāo)準(zhǔn)MCS-51串行口功能外，還具有幀錯(cuò)誤偵測(cè)和地址自動(dòng)識(shí)別功能。

(5)為降低電磁輻射量，可禁止地址鎖存信號(hào)ALE輸出。為此，增加了輔助功能寄存器AUXR。

(4)Philips、TemicSeconductorTechnology公司的8XC5X、8XC5XX2芯片以及Atmel公司的AT89S5X系列芯片具有雙數(shù)據(jù)指針DPTR（為此增加了輔助功能寄存器AUXR1），這極大地方便了外部RAM不同存儲(chǔ)單元之間的數(shù)據(jù)傳送。7/25/2023單片機(jī)原理與應(yīng)用

(6)擴(kuò)展了中斷控制器功能，可以管理具有4個(gè)中斷優(yōu)先級(jí)的6個(gè)中斷源。為此，增加了高位中斷優(yōu)先級(jí)控制寄存器IPH。

(8)改進(jìn)了電源管理功能，即允許通過(guò)外部中斷方式喚醒掉電模式。

(7)采用CHMOS工藝，工作電壓低、范圍寬（1.8V～6.0V）；功耗小，可用電池供電，方便了野外作業(yè)使用。7/25/2023單片機(jī)原理與應(yīng)用

(9)提高了時(shí)鐘頻率，標(biāo)準(zhǔn)MCS-51最高時(shí)鐘頻率為12MHZ，而增強(qiáng)型MCS-51最高時(shí)鐘頻率一般可達(dá)33MHz。

(10)片內(nèi)程序存儲(chǔ)器以O(shè)TPROM和FlashROM為主。7/25/2023單片機(jī)原理與應(yīng)用2.增強(qiáng)型MCS-51內(nèi)核主流芯片

增強(qiáng)型MCS-51及兼容單片機(jī)芯片主要包括：

Intel公司的8XC52/54/58系列

Philips公司的P8XC52/54/58系列(簡(jiǎn)稱為8XC5X系列）

Atmel公司的AT89S51/52/53系列(但Atmel公司的AT8XC5X系列采用標(biāo)準(zhǔn)MCS-51內(nèi)核)

Winbond公司的W87E54/58芯片。7/25/2023單片機(jī)原理與應(yīng)用

2000年后Philips和ATMEL公司“6時(shí)鐘/機(jī)器周期”的P8XC52X2/8XC54X2/8XC58X2和TS8XC52X2/8XC54X2/8XC58X2系列——簡(jiǎn)稱8XC5XX2系列，特點(diǎn)是硬件資源與8XC5X系列兼容，但運(yùn)行速度比8XC5X系列快一倍。

為了便于比較表2-1列出增強(qiáng)型MCS-51主流芯片的主要性能。7/25/2023單片機(jī)原理與應(yīng)用2.1內(nèi)部結(jié)構(gòu)和引腳功能

2.1.1內(nèi)部結(jié)構(gòu)

8XC5X芯片由一個(gè)8位通用中央處理器（CPU）、程序存儲(chǔ)器、隨機(jī)讀寫數(shù)據(jù)存儲(chǔ)器、常用外圍電路等部分組成，如圖2-1所示。7/25/2023單片機(jī)原理與應(yīng)用圖2-1增強(qiáng)型MCS-51CPU內(nèi)部結(jié)構(gòu)7/25/2023單片機(jī)原理與應(yīng)用將一些基本的、常用的外圍電路，如振蕩器、定時(shí)/計(jì)數(shù)器、串行通訊、中斷控制和I/O接口電路器與CPU內(nèi)核集成在同一芯片內(nèi)是單片機(jī)芯片的又一特征。

增強(qiáng)型MCS-51芯片內(nèi)部含有三個(gè)16位定時(shí)/計(jì)數(shù)器，可以管理6個(gè)中斷源的中斷控制器（具有四個(gè)優(yōu)先級(jí)），用于多機(jī)通信或I/O口擴(kuò)展的增強(qiáng)型全雙工串行口UART(通用異步收發(fā)器)，片內(nèi)振蕩器及時(shí)鐘電路。

7/25/2023單片機(jī)原理與應(yīng)用2.1.2引腳功能增強(qiáng)型MCS-51系列CPU封裝形式、引腳排列與標(biāo)準(zhǔn)MCS-51兼容，如圖2-2所示（為了便于比較圖中還給出了標(biāo)準(zhǔn)MCS-51內(nèi)核芯片DIP40封裝引腳排列圖），引腳邏輯如圖2-3所示，而引腳功能如表2-2所示。7/25/2023單片機(jī)原理與應(yīng)用7/25/2023單片機(jī)原理與應(yīng)用7/25/2023單片機(jī)原理與應(yīng)用7/25/2023單片機(jī)原理與應(yīng)用圖2-3增強(qiáng)型MCS-51CPU引腳邏輯符號(hào)7/25/2023單片機(jī)原理與應(yīng)用在MCS-51中，CPU引腳功能與CPU內(nèi)特定單元電路有關(guān)：與振蕩電路有關(guān)的引腳分別是XTAL1（片內(nèi)晶振電路反相放大器輸入端，接CPU內(nèi)部時(shí)鐘電路）、XTAL2(片內(nèi)晶振電路反相放大器的輸出端)。與復(fù)位電路有關(guān)的引腳為RST。與外存儲(chǔ)器連接有關(guān)的引腳是P0、P2口、ALE、

、

以及P3口中的P3.6(,外部數(shù)據(jù)存儲(chǔ)器的寫選通信號(hào))、P3.7(,外部數(shù)據(jù)存儲(chǔ)器的讀選通信號(hào))。與中斷控制有關(guān)的引腳是P3口的(P3.2)、(P3.3)。與定時(shí)/計(jì)數(shù)器有關(guān)的引腳是P3口的T0(P3.4)、T1(P3.5)；P1口的P1.0（T2）、P1.1（T2EX）。與串行通信口有關(guān)的引腳為TXD（P3.1）、RXD（P3.0）。7/25/2023單片機(jī)原理與應(yīng)用

XTAL1、XTAL2分別系統(tǒng)時(shí)鐘信號(hào)fOSC輸入、輸出端。1.晶振電路及XTAL1、XTAL2引腳的連接當(dāng)采用外部時(shí)鐘信號(hào)時(shí)，外部時(shí)鐘信號(hào)需從XTAL1引腳輸入，XTAL2引腳不用（懸空）。

電阻Rs用于限制晶振驅(qū)動(dòng)電平，阻值在100Ω～2.7KΩ之間。但一般不需要，只有當(dāng)晶振頻率較低時(shí)才需要。

當(dāng)使用片內(nèi)振蕩電路時(shí)，XTAL1、XTAL2與晶體振蕩器及電容C1、C2按圖2-4所示方式連接。振蕩電容C1、C2容量取值范圍與晶振種類及頻率有關(guān)，如表2-3所示。

7/25/2023單片機(jī)原理與應(yīng)用圖2-4增強(qiáng)型MCS-51振蕩電路及連接7/25/2023單片機(jī)原理與應(yīng)用

RST引腳對(duì)GND(地)引腳電阻(即復(fù)位電阻RRST)約為40K～220K之間，因此在RST引腳和電源Vcc之間接一容量為10uF～22uF的電容后，即可構(gòu)成最簡(jiǎn)單RC復(fù)位電路（可參看2.6節(jié)“復(fù)位電路”中的圖2-22）。2.復(fù)位電路及復(fù)位引腳RST的連接

RST引腳為復(fù)位輸入端，MCS-51采用高電平復(fù)位方式。7/25/2023單片機(jī)原理與應(yīng)用圖2-22分立元件構(gòu)成的MCS-51外部復(fù)位電路7/25/2023單片機(jī)原理與應(yīng)用

MCS-51系列單片機(jī)理論上有四個(gè)8位I/O口，即P0口、P1口、P2口和P3口，等效電路如圖2-5所示。2.2輸入/輸出（I/O）口7/25/2023單片機(jī)原理與應(yīng)用(a)P1口(b)P0口(c)P2口(d)P3口圖2-5MCS-51I/O口等效電路7/25/2023單片機(jī)原理與應(yīng)用關(guān)于I/O引腳第二輸入/輸出功能使用說(shuō)明：從圖2-5看出，作為“第二功能輸出”引腳使用前并不需要對(duì)引腳切換進(jìn)行任何設(shè)置，只要相應(yīng)外設(shè)處于使能狀態(tài)，對(duì)應(yīng)I/O引腳就具有第二功能輸出。例如，在“MOVX@DPTR,A”指令執(zhí)行期間，P3.6引腳自動(dòng)輸出外部數(shù)據(jù)存儲(chǔ)器寫控制信號(hào)。而作為第二功能輸入引腳使用前，也無(wú)須設(shè)置，只要相應(yīng)引腳I/O口鎖存器為1（否則I/O口下拉MOS管導(dǎo)通，輸入信號(hào)被鉗位在0電平），則當(dāng)對(duì)應(yīng)外設(shè)處于使能狀態(tài)時(shí)，就自動(dòng)具有第二功能輸入特性（當(dāng)然這時(shí)仍可通過(guò)讀引腳指令獲取引腳的電平狀態(tài)）。7/25/2023單片機(jī)原理與應(yīng)用2.2.5I/O口負(fù)載能力由于P1～P3口上拉電阻較大，約為20K～40K，屬于“弱上拉”，因此P1～P3口引腳輸出高電平電流IOH很?。s為30uA～60uA）。而輸出低電平時(shí)，下拉MOS管導(dǎo)通，可吸收1.6mA～15mA的灌電流，負(fù)載能力較強(qiáng)，即P1～P3口負(fù)載能力為3～4個(gè)TTL門電路。作為I/O口使用時(shí)，P0口漏極開(kāi)路，當(dāng)需要驅(qū)動(dòng)拉電流負(fù)載時(shí)，必須外接上拉電阻；輸出低電平負(fù)載能力比P1～P3口強(qiáng)，可以吸收3.2mA以上的灌電流，能驅(qū)動(dòng)8個(gè)TTL門電路。由于P1～P3口上拉電阻較大，而P0口為漏極開(kāi)路，因此作為輸出口使用時(shí)P0、P1～P3口引腳均具有“線與”功能。7/25/2023單片機(jī)原理與應(yīng)用圖2-8P1～P3口驅(qū)動(dòng)三極管電路7/25/2023單片機(jī)原理與應(yīng)用2.2.6讀鎖存器和讀引腳指令當(dāng)把P0～P3口作為輸入引腳使用時(shí)，以I/O口作為源操作數(shù)的數(shù)據(jù)傳送指令、算術(shù)及邏輯運(yùn)算指令、位測(cè)試轉(zhuǎn)移指令等屬于讀引腳指令，如：

MOV C,P1.0 ;將P1.0引腳狀態(tài)讀到位累加器C中。

MOV A,P1 ;將P1口的P1.0～P1.7引腳信號(hào)讀到累加器A中。

ANL A,P1 ;將P1口的P1.0～P1.7引腳信號(hào)與累加器A相與。

ADD A,P1 ;將P1口的P1.0～P1.7引腳信號(hào)與累加器A相加。

JB P1.0,LOOP ;P1.0引腳信號(hào)為1，則轉(zhuǎn)移。

JNB P1.0,LOOP ;P1.0引腳信號(hào)為0，則轉(zhuǎn)移。

而所有的“讀——改——寫”指令均讀I/O口鎖存器，如：

JBC P1.0,LOOP ;P1.0鎖存器為1轉(zhuǎn)移，且將P1.0鎖存器清0。

DECP1 INC P1 CPL P1.0

7/25/2023單片機(jī)原理與應(yīng)用8XC5X系列單片機(jī)的存儲(chǔ)器由三部分組成：

程序存儲(chǔ)器（包括片內(nèi)程序存儲(chǔ)器，大小與芯片型號(hào)有關(guān)，如89C52片內(nèi)程序存儲(chǔ)器容量為8KB，地址編碼從0000H～1FFFH；89C54片內(nèi)程序存儲(chǔ)器容量為16KB，地址編碼從0000H～3FFFH；89C58片內(nèi)程序存儲(chǔ)器容量為32KB，地址編碼從0000H～7FFFH；外部程序存儲(chǔ)器地址編碼從0000H～FFFFH，共64KB）。

片內(nèi)數(shù)據(jù)存儲(chǔ)器（包括內(nèi)部RAM存儲(chǔ)器00H～FFH,共256字節(jié)；特殊功能寄存器）。

外部數(shù)據(jù)存儲(chǔ)器（0000H～FFFFH，共64KB），如圖2-9所示。

2.3存儲(chǔ)器系統(tǒng)

7/25/2023單片機(jī)原理與應(yīng)用圖2-98XC5X/8XC5XX2系列單片機(jī)存儲(chǔ)器結(jié)構(gòu)

7/25/2023單片機(jī)原理與應(yīng)用

盡管數(shù)據(jù)存儲(chǔ)器地址空間與程序存儲(chǔ)器地址空間重疊，但不會(huì)造成混亂，原因是MCS-51采用Harvard雙總線結(jié)構(gòu)，且訪問(wèn)外部程序存儲(chǔ)器時(shí)用信號(hào)選通；而訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，由(P3.6)信號(hào)（讀）和(P3.7)信號(hào)（寫）選通。

數(shù)據(jù)存儲(chǔ)器由片內(nèi)數(shù)據(jù)存儲(chǔ)器(內(nèi)部RAM)和外部數(shù)據(jù)存儲(chǔ)器組成，盡管地址空間重疊，但也不會(huì)造成混亂。原因是內(nèi)部數(shù)據(jù)存儲(chǔ)器通過(guò)MOV指令讀寫，使用內(nèi)部數(shù)據(jù)總線，此時(shí)外部數(shù)據(jù)存儲(chǔ)器選通信號(hào)(、)無(wú)效；而外部數(shù)據(jù)存儲(chǔ)器通過(guò)MOVX指令訪問(wèn)，分別由（讀操作）或信號(hào)（寫操作）選通。

在8XC32/8XC52/54/58芯片中，盡管高128字節(jié)內(nèi)部RAM地址空間與特殊功能寄存器地址重疊，但同樣不會(huì)造成混亂，原因是MCS-51約定：只能用寄存器間接尋址方式訪問(wèn)高128字節(jié)內(nèi)部RAM；只能用直接尋址方式訪問(wèn)特殊功能寄存器。例如：MOVR0,#90HMOV@R0，A ;累加器A內(nèi)容送內(nèi)部RAM90H單元MOV90H，A ;累加器A內(nèi)容送地址為90H的特殊功能寄存器（即P1口）

7/25/2023單片機(jī)原理與應(yīng)用

片內(nèi)數(shù)據(jù)存儲(chǔ)器由內(nèi)部RAM和特殊功能寄存器組成。對(duì)于8XC51、8XC31芯片來(lái)說(shuō)，內(nèi)部RAM的容量為128字節(jié)（00H～7FH）；對(duì)于8XC52/54/58芯片來(lái)說(shuō)，片內(nèi)RAM容量為256字節(jié)（00H～0FFH）。 根據(jù)用途、存取方式的不同，256字節(jié)內(nèi)部RAM可分為：

00H-1FH：工作寄存器區(qū)

20H-2FH：可按位尋址區(qū)

30H-7FH：用戶數(shù)據(jù)區(qū)

80H-FFH：堆棧區(qū)或用戶數(shù)據(jù)區(qū)2.3.1片內(nèi)數(shù)據(jù)存儲(chǔ)器

1.片內(nèi)RAM及其尋址方式7/25/2023單片機(jī)原理與應(yīng)用

(1)工作寄存器區(qū)大小為32個(gè)字節(jié)，分為四個(gè)區(qū)，每區(qū)8個(gè)字節(jié)，分別用R0～R7作這8個(gè)字節(jié)的寄存器名。

任何時(shí)候只能選擇四個(gè)工作寄存器區(qū)中的一個(gè)區(qū)作為當(dāng)前工作寄存器區(qū)，當(dāng)前工作寄存器區(qū)由程序狀態(tài)字寄存器PSW的b4、b3位決定，具體情況如下：

PSW寄存器b4、b3位當(dāng)前工作寄存器區(qū)寄存器R7～R0地址

00 0區(qū) 07H～00H01 1區(qū) 0FH～08H10 2區(qū) 17H～10H11 3區(qū) 1FH～18H

復(fù)位后，PSW的b4、b3位為00，因此復(fù)位后將選擇0區(qū)作為當(dāng)前工作寄存器區(qū)。7/25/2023單片機(jī)原理與應(yīng)用

(2)20H～2FH單元，共16字節(jié)，屬于位尋址區(qū)。該區(qū)域可以按字節(jié)讀寫，也可以按位讀寫。位地址從20H單元開(kāi)始，共有16字節(jié)×8位，即128個(gè)位地址（20H單元b0位的位地址為00H，20H單元b1位的位地址為01H，20H單元b2位的位地址為02H。依此類推，21H單元b0位的位地址為08H，2FH單元b7位的位地址為7FH），如表2-3所示。

7/25/2023單片機(jī)原理與應(yīng)用

字節(jié)地址高128字節(jié)內(nèi)部RAMFFH～80H用戶RAM和堆棧區(qū)7FH～30H位尋址區(qū)（位地址）7FH7EH7DH7CH7BH7AH79H78H2FH77H76H75H74H73H72H71H70H2EH6FH6EH6DH6CH6BH6AH69H68H2DH67H66H65H64H63H62H61H60H2CH5FH5EH5DH5CH5BH5AH59H58H2BH57H56H55H54H53H52H51H50H2AH4FH4EH4DH4CH4BH4AH49H48H29H47H46H45H44H43H42H41H40H28H3FH3EH3DH3CH3BH3AH39H38H27H37H36H35H34H33H32H31H30H26H2FH2EH2DH2CH2BH2AH29H28H25H27H26H25H24H23H22H21H20H24H1FH1EH1DH1CH1BH1AH19H18H23H17H16H15H14H13H12H11H10H22H0FH0EH0DH0CH0BH0AH09H08H21H07H06H05H04H03H02H01H00H20H工作寄存器區(qū)3區(qū)（8個(gè)字節(jié)）1FH～18H2區(qū)（8個(gè)字節(jié)）17H～10H1區(qū)（8個(gè)字節(jié)）0FH～08H0區(qū)（8個(gè)字節(jié)）07H～00H7/25/2023單片機(jī)原理與應(yīng)用MCS-51中位單元地址表示法：一，直接使用位存儲(chǔ)單元地址，如：MOVC,23H二，在程序頭中先使用位變量定義偽指令說(shuō)明，后再引用。如：VAR_bbit23HMOVC,VAR_b三，使用“寄存器名.位”或“變量名.位”形式。如：VAR1DATA24HMOVC,VAR1.4MOVC,ACC.27/25/2023單片機(jī)原理與應(yīng)用

(3)30H單元以后可作為內(nèi)部用戶RAM區(qū)或堆棧區(qū)。對(duì)于8XC31/8XC51系列來(lái)說(shuō)，從30H～7FH，尚有80個(gè)字節(jié),可作用戶內(nèi)部RAM或堆棧區(qū)；對(duì)于8XC32/8XC52/54/58系列來(lái)說(shuō)，從30H～FFH，尚有208個(gè)字節(jié),可作用戶內(nèi)部RAM或堆棧區(qū)。

00H-7FH：支持直接尋址和寄存器間接尋址方式

80H-FFH：只支持寄存器間接尋址方式7/25/2023單片機(jī)原理與應(yīng)用由于單片機(jī)芯片內(nèi)集成了一些常用的外圍接口電路，如并行I/O端口、串行口、定時(shí)器/計(jì)數(shù)器、中斷控制器等，因此這些外圍接口電路中的控制寄存器、狀態(tài)寄存器以及數(shù)據(jù)寄存器也就位于芯片內(nèi)，統(tǒng)稱為特殊功能寄存器(SFR,即SpecialFunctionRegisters)。2.特殊功能寄存器

MCS-51CPU與通用微處理不同，除了給外設(shè)接口電路相關(guān)寄存器，如定時(shí)/計(jì)數(shù)器控制寄存器TCON分配字節(jié)地址外，CPU內(nèi)的寄存器也分配有字節(jié)地址，如累加器Acc字節(jié)為0E0H。增強(qiáng)型MCS-51系列單片機(jī)內(nèi)共有32個(gè)特殊功能寄存器（在標(biāo)準(zhǔn)MCS-52基礎(chǔ)上，增加了6個(gè)新的特殊功能寄存器），其地址分散在80H～FFH之間，如表2-5所示。7/25/2023單片機(jī)原理與應(yīng)用

對(duì)于帶有片內(nèi)ROM的MCS-51系列單片機(jī)來(lái)說(shuō)，片內(nèi)程序存儲(chǔ)器和外部程序存儲(chǔ)器地址空間重疊。如果引腳為高電平，且程序計(jì)數(shù)器PC小于等于片內(nèi)ROM的地址空間時(shí)，將從片內(nèi)程序存儲(chǔ)器取指令（在這種情況下，信號(hào)無(wú)效）；而當(dāng)PC超出片內(nèi)ROM地址空間時(shí)，自動(dòng)到外部程序存儲(chǔ)器取指令，即在P0口輸出低8位地址（A7～A0），在P2口輸出高8位地址（A15～A8）。當(dāng)引腳為低電平時(shí)，一律從外部程序存儲(chǔ)器取指令。因此對(duì)于不帶ROM或EPROM的80C31、80C32CPU來(lái)說(shuō)，引腳一律接地。2.3.2程序存儲(chǔ)器1.程序存儲(chǔ)器結(jié)構(gòu)

7/25/2023單片機(jī)原理與應(yīng)用圖2-15單片EPROM存儲(chǔ)器芯片與8031CPU的連接

7/25/2023單片機(jī)原理與應(yīng)用增強(qiáng)型MCS-51系列單片機(jī)保留的程序存儲(chǔ)器地址空間如下：系統(tǒng)復(fù)位 0000H

外部中斷0()服務(wù)程序入口地址 0003H

定時(shí)器0中斷服務(wù)程序入口地址 000BH

外部中斷1（）服務(wù)程序入口地址 0013H定時(shí)器1中斷服務(wù)程序入口地址 001BH串行口中斷服務(wù)程序入口地址 0023H定時(shí)器2中斷服務(wù)程序入口地址 002BH7/25/2023單片機(jī)原理與應(yīng)用2.程序存儲(chǔ)器讀操作

可以使用數(shù)據(jù)指針DPTR作變址寄存器、累加器Acc作基址寄存器，通過(guò)變址尋址方式讀出存放在程序存儲(chǔ)器中的常數(shù)，如：MOVCA,@A+DPTR ;將DPTR+A指定的程序存

;儲(chǔ)器單元信息送累加器Acc。7/25/2023單片機(jī)原理與應(yīng)用通過(guò)P0、P2口最多可以連接64KB的外部數(shù)據(jù)存儲(chǔ)器，有關(guān)外部數(shù)據(jù)存儲(chǔ)器的連接及讀寫方式參閱“外存儲(chǔ)器連接”部分。2.3.3外部數(shù)據(jù)存儲(chǔ)器在增強(qiáng)型MCS-51芯片中，與外部數(shù)據(jù)存儲(chǔ)器讀寫有關(guān)的寄存器包括數(shù)據(jù)指針DPTR、輔助功能寄存器(AUXR)及輔助功能寄存器1(AUXR1)，并通過(guò)MOVX指令讀寫外部數(shù)據(jù)存儲(chǔ)器。

7/25/2023單片機(jī)原理與應(yīng)用圖2-16MCS-51系列單片機(jī)與SRAM存儲(chǔ)器的連接

7/25/2023單片機(jī)原理與應(yīng)用2.4MCS-51外部存儲(chǔ)器的連接

由于下列原因，在MCS-51系列單片機(jī)系統(tǒng)中，可能需要擴(kuò)展外部程序存儲(chǔ)器，尤其是外部數(shù)據(jù)存儲(chǔ)器或I/O端口：部分型號(hào)CPU，如80C31、80C32沒(méi)有內(nèi)置EPROM或OTPROM，需要外部程序存儲(chǔ)器；片內(nèi)數(shù)據(jù)存儲(chǔ)器容量小，當(dāng)需要大容量的數(shù)據(jù)存儲(chǔ)空間時(shí)，就需要擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器；MCS-51可用的I/O引腳數(shù)目有限，常需要擴(kuò)展I/O口，而在MCS-51中，擴(kuò)展I/O端口是外部數(shù)據(jù)存儲(chǔ)器空間的一部分。因此，在MCS-51系列單片機(jī)控制系統(tǒng)中，不可避免地涉及存儲(chǔ)器的擴(kuò)展問(wèn)題。

7/25/2023單片機(jī)原理與應(yīng)用在單片機(jī)系統(tǒng)中，一般只使用EPROM、EEPROM、FlashROM以及靜態(tài)RAM存儲(chǔ)器芯片擴(kuò)展系統(tǒng)存儲(chǔ)器，很少使用動(dòng)態(tài)RAM。因此，外存儲(chǔ)器芯片與CPU的接口電路較簡(jiǎn)單，只需考慮如下幾個(gè)問(wèn)題即可：

CPU三總線(地址總線、數(shù)據(jù)總線、控制總線)的負(fù)載能力。確定存儲(chǔ)器三總線與CPU三總線之間的連接方式。

CPU讀寫時(shí)序與存儲(chǔ)器存取速度的匹配問(wèn)題。7/25/2023單片機(jī)原理與應(yīng)用2.4.1CPU地址線與存儲(chǔ)器地址線的連接

CPU地址總線與存儲(chǔ)器的連接方式有兩種：即高位地址譯碼法和線選法。在高位地址譯碼法中，又可以分為全譯碼法和部分譯碼法兩種。

7/25/2023單片機(jī)原理與應(yīng)用1.全譯碼法

圖2-12存儲(chǔ)器與CPU的連接方式一(全譯碼法)

7/25/2023單片機(jī)原理與應(yīng)用2.部分譯碼法

圖2-13存儲(chǔ)器與CPU的連接方式二(部分譯碼法)7/25/2023單片機(jī)原理與應(yīng)用3.線選法

圖2-14存儲(chǔ)器與CPU的連接方式三（線選法）

7/25/2023單片機(jī)原理與應(yīng)用2.4.2MCS-51控制系統(tǒng)中程序存儲(chǔ)器的連接

目前EPROM、EEPROM、FlashROM存儲(chǔ)器芯片品種、規(guī)格多，且大容量存儲(chǔ)器芯片價(jià)格并不高。因此，在由80C31、80C32等CPU構(gòu)成的單片機(jī)控制系統(tǒng)中，一般可根據(jù)程序代碼的長(zhǎng)短，選擇相應(yīng)容量的單片EPROM、EEPROM或FlashROM芯片作為系統(tǒng)的程序存儲(chǔ)器，以減少控制系統(tǒng)芯片的數(shù)目，從而減少電路板的面積，不僅降低了成本，也提高了系統(tǒng)的可靠性。當(dāng)使用單個(gè)存儲(chǔ)器芯片時(shí)，存儲(chǔ)器片選信號(hào)一般可直接接地，80C31CPU的信號(hào)接EPROM芯片輸出允許端，如圖2-15所示。7/25/2023單片機(jī)原理與應(yīng)用圖2-15單片EPROM存儲(chǔ)器芯片與8031CPU的連接7/25/2023單片機(jī)原理與應(yīng)用

由于MCS-51采用地址/數(shù)據(jù)分時(shí)復(fù)用技術(shù)，低8位地址A7～A0與數(shù)據(jù)總線D7～D0分時(shí)使用P0口引腳，因此在存儲(chǔ)器低8位地址A7～A0之間需要加74LS573或74HC373鎖存器，利用ALE地址鎖存信號(hào)下降沿將低8位地址信號(hào)A7～A0鎖存在74HC573或74HC373中，以便P0口作為數(shù)據(jù)總線使用。7/25/2023單片機(jī)原理與應(yīng)用由于近年來(lái)集成電路制造技術(shù)、生產(chǎn)工藝的不斷進(jìn)步，在單片機(jī)芯片中內(nèi)置OTPROM、FlashROM存儲(chǔ)器已成為趨勢(shì)，且價(jià)格低廉，目前市場(chǎng)見(jiàn)到的MCS-51兼容單片機(jī)芯片幾乎都帶有不同種類、不同容量的片內(nèi)存儲(chǔ)器器，如含有OTPROM的87C51、87C52、87C54、87C58，以及含有FlashROM的89C51、89C52、89C54、89C58等MCS-51兼容CPU不僅價(jià)格低廉，而且同系列不同品種CPU之間的價(jià)差很小。盡管89C58片內(nèi)存儲(chǔ)器容量為32KB，是89C54片內(nèi)程序存儲(chǔ)器容量的兩倍，但售價(jià)僅高幾元。此外，編程設(shè)備多，價(jià)格也不高。因此，在工作頻率不高的MCS-51單片機(jī)控制系統(tǒng)中，幾乎不用不帶片內(nèi)程序存儲(chǔ)器的80C31、80C32芯片（在研發(fā)階段，使用可反復(fù)擦寫的89C5X/89C5XX2芯片，在批量生產(chǎn)階段換上價(jià)格較低的、以O(shè)TPROM作為程序存儲(chǔ)器的87C5X/87C5XX2芯片），無(wú)須外接程序存儲(chǔ)器芯片，僅需考慮數(shù)據(jù)存儲(chǔ)器和I/O端口的擴(kuò)展即可。

7/25/2023單片機(jī)原理與應(yīng)用在MCS-51單片機(jī)系統(tǒng)中，外部數(shù)據(jù)存儲(chǔ)器空間與程序存儲(chǔ)器空間分離，對(duì)于外部數(shù)據(jù)存儲(chǔ)器來(lái)說(shuō)，通過(guò)外部數(shù)據(jù)存儲(chǔ)器讀選通信號(hào)和寫選通信號(hào)訪問(wèn)外部RAM。因此，MCS-51系列單片機(jī)與外部RAM相連時(shí)：

CPU外部數(shù)據(jù)存儲(chǔ)器讀選通信號(hào)與SRAM芯片的輸出允許端相連。

CPU外部數(shù)據(jù)存儲(chǔ)器寫選通信號(hào)與SRAM芯片的讀寫控制端相連。當(dāng)系統(tǒng)中只有一塊SRAM芯片時(shí)，片選信號(hào)或可以接地或接到未用的高位地址線上。2.4.3數(shù)據(jù)存儲(chǔ)器的連接

7/25/2023單片機(jī)原理與應(yīng)用

SRAM芯片地址線接到CPU地址線上，但連接方式比外部程序存儲(chǔ)器ROM要靈活得多：CPU地址線編號(hào)與SRAM地址線編號(hào)不必一一對(duì)應(yīng)；當(dāng)有多個(gè)數(shù)據(jù)存儲(chǔ)器芯片時(shí)，SRAM芯片的片選控制端由高位地址線譯碼產(chǎn)生，可以采用全譯碼法、部分譯碼法，甚至線選法等方式連接。

SRAM數(shù)據(jù)線接到具有相同編號(hào)的CPU數(shù)據(jù)線上即可。7/25/2023單片機(jī)原理與應(yīng)用圖2-16(a)MCS-51系列單片機(jī)與SRAM存儲(chǔ)器連接的實(shí)例之一

7/25/2023單片機(jī)原理與應(yīng)用圖2-16(b)MCS-51系列單片機(jī)與SRAM存儲(chǔ)器連接的實(shí)例之二7/25/2023單片機(jī)原理與應(yīng)用圖2-17MCS-51系列單片機(jī)數(shù)據(jù)存儲(chǔ)器、擴(kuò)展I/O口片選信號(hào)通用電路7/25/2023單片機(jī)原理與應(yīng)用根據(jù)138譯碼器譯碼條件，可知各譯碼端對(duì)應(yīng)的地址為：

8000H～83FFH 8400H～87FFH8800H～8BFFH8C00H～8FFFH9000H～93FFH9400H～97FFH9800H～9BFFH 9C00H～9FFFH7/25/2023單片機(jī)原理與應(yīng)用圖2-18MCS-51系列單片機(jī)與數(shù)據(jù)和程序存儲(chǔ)器的連接

7/25/2023單片機(jī)原理與應(yīng)用2.5操作時(shí)序

MCS-51系列單片機(jī)一個(gè)機(jī)器周期由12個(gè)振蕩周期組成，分為六個(gè)狀態(tài)，分別稱為S1、S2、S3、S4、S5、S6，每個(gè)狀態(tài)都包含P1、P2兩相，如圖2-19所示。振蕩周期，也就是時(shí)鐘周期，它是輸入時(shí)鐘信號(hào)頻率fOSC的倒數(shù)。如果時(shí)鐘信號(hào)或晶體振蕩器的頻率為12MHz，則振蕩周期T=1/12=83ns。

狀態(tài)周期，即CPU從一個(gè)狀態(tài)轉(zhuǎn)換到另一狀態(tài)所需的時(shí)間稱為狀態(tài)周期，一個(gè)狀態(tài)周期由一個(gè)或一個(gè)以上的時(shí)鐘周期組成。在MCS-51中，一個(gè)狀態(tài)周期由兩個(gè)時(shí)鐘周期組成。機(jī)器周期指的是計(jì)算機(jī)完成一次完整的、基本的操作所需要的時(shí)間稱為機(jī)器周期，MCS-51一個(gè)機(jī)器周期由六個(gè)狀態(tài)周期組成，共12個(gè)振蕩周期。7/25/2023單片機(jī)原理與應(yīng)用2.5.1對(duì)外部程序存儲(chǔ)器的讀操作時(shí)序

MCS-51系列單片機(jī)對(duì)外部程序存儲(chǔ)器的讀操作時(shí)序如圖2-19所示，S1P2相開(kāi)始后，地址鎖存信號(hào)ALE有效，經(jīng)過(guò)一個(gè)振蕩周期T的延遲后，在S2P1開(kāi)始時(shí)刻，P0、P2口分別送出低8位地址信息和高8位地址信息(即當(dāng)前指令碼所在的程序存儲(chǔ)器單元地址)，再經(jīng)過(guò)一個(gè)振蕩周期，待P0口地址信息穩(wěn)定后，ALE由高電平變?yōu)榈碗娖剑瑢0口輸出的低8位地址信息(A7～A0)鎖存在74HC373鎖存器中。因此，ALE信號(hào)有效時(shí)間(ALE信號(hào)脈沖寬度為TLHLL)為2T。7/25/2023單片機(jī)原理與應(yīng)用圖2-19MCS-51外部程序存儲(chǔ)器讀時(shí)序

7/25/2023單片機(jī)原理與應(yīng)用2.5.2外部數(shù)據(jù)存儲(chǔ)器讀寫時(shí)序

在讀寫外部數(shù)據(jù)存儲(chǔ)器時(shí)，分別由和信號(hào)選通外部數(shù)據(jù)存儲(chǔ)器，操作時(shí)序如圖2-20所示。

7/25/2023單片機(jī)原理與應(yīng)用圖2-20(a)MCS-51對(duì)外部數(shù)據(jù)存儲(chǔ)器讀時(shí)序7/25/2023單片機(jī)原理與應(yīng)用圖2-20(b)MCS-51對(duì)

外部數(shù)據(jù)存儲(chǔ)器寫時(shí)序

7/25/2023單片機(jī)原理與應(yīng)用2.5.36時(shí)鐘/機(jī)器周期模式下的時(shí)序

8XC5XX2、89C6XX2芯片每機(jī)器周期包含的時(shí)鐘周期由時(shí)鐘選擇寄存器CKCON的X2位和位于FlashROM保密塊中的時(shí)鐘配置位FX2控制，如表2-5所示。這樣通過(guò)修改時(shí)鐘選擇寄存器CKCON的X2位或保密塊中的時(shí)鐘選擇位FX2來(lái)選擇“6時(shí)鐘”或“12時(shí)鐘”運(yùn)行模式。FX2位狀態(tài)(位于FlashROM保密字節(jié)內(nèi))X2位狀態(tài)(CKCON.0)CPU時(shí)鐘擦除(未編程)0(默認(rèn))12時(shí)鐘擦除(未編程)16時(shí)鐘編程X(無(wú)效)6時(shí)鐘表2-5時(shí)鐘配置

7/25/2023單片機(jī)原理與應(yīng)用時(shí)鐘/機(jī)器周期模式下，擴(kuò)展外部存儲(chǔ)器或I/O端口從表2-5可以看出位于FlashROM保密字節(jié)內(nèi)的系統(tǒng)時(shí)鐘配置位FX2比CKCON寄存器內(nèi)的X2位優(yōu)先，即當(dāng)FX2位被編程（可通過(guò)并行編程器編程或擦除）后，X2位無(wú)效，系統(tǒng)運(yùn)行在“6時(shí)鐘”模式。當(dāng)FX2位未被編程時(shí)，將CKCON寄存器的X2位置1時(shí)，系統(tǒng)由“12時(shí)鐘/機(jī)器周期”模式切換到“6時(shí)鐘/機(jī)器周期”模式，在這種情況下，時(shí)序圖中各信號(hào)出現(xiàn)順序不變，但時(shí)間間隔與“12時(shí)鐘/機(jī)器周期”標(biāo)準(zhǔn)模式相比將減小一半，指令執(zhí)行時(shí)間只有原來(lái)的1/2。因此，在6時(shí)，必須注意外部存儲(chǔ)器芯片存取速度能否滿足要求，否則必須降低時(shí)鐘頻率。7/25/2023單片機(jī)原理與應(yīng)用2.6復(fù)位及復(fù)位電路

增強(qiáng)型MCS-51系列單片機(jī)內(nèi)部復(fù)位電路如圖2-21所示，復(fù)位信號(hào)RST經(jīng)內(nèi)部施密特觸發(fā)器整形后，進(jìn)入CPU內(nèi)部復(fù)位電路，RST信號(hào)高電平有效。CPU在每一個(gè)機(jī)器周期的S5P2相采樣施密特觸發(fā)器的輸出端，若為高電平，則強(qiáng)迫機(jī)器進(jìn)入復(fù)位狀態(tài)。為了保證CPU內(nèi)部各單元電路可靠復(fù)位，RST引腳維持高電平時(shí)間不能少于24個(gè)振蕩周期，只要RST引腳保持高電平狀態(tài)，則每隔24個(gè)振蕩周期將重復(fù)