第3章數(shù)字電路1課件

3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/20236輸出只依賴于當(dāng)前輸入的邏輯電路稱為組合邏輯電路，其運(yùn)算操作可由真值表完全描述。3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/20237輸出不僅依賴于當(dāng)前輸入、還依賴于過(guò)去輸入，這種有記憶的電路稱為時(shí)序電路。時(shí)序電路的特性可由狀態(tài)表或狀態(tài)圖來(lái)描述。狀態(tài)表列出了電路的輸出和下一狀態(tài)，而此時(shí)的輸出和狀態(tài)是當(dāng)前狀態(tài)和輸入的函數(shù)。3.1邏輯信號(hào)與門(mén)電路（續(xù)）000110111/0x/z0/00/00/01/01/10/01/0次態(tài)/輸出00011110現(xiàn)態(tài)

y2y1

x=0x=100/110/000/000/001/001/001/001/17/27/20238簡(jiǎn)單邏輯門(mén)電路3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/20239復(fù)合邏輯門(mén)電路復(fù)合門(mén)在邏輯功能上是簡(jiǎn)單邏輯門(mén)的組合，實(shí)際性能上有所提高。常用的復(fù)合門(mén)有"與非"門(mén)，"或非"門(mén)、"與或非"門(mén)和"異或"門(mén)等。3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/202310一個(gè)簡(jiǎn)單電路3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/202311定時(shí)圖：表示電路如何對(duì)變化的輸入信號(hào)產(chǎn)生響應(yīng)。邏輯信號(hào)在0和1之間的變化不是立即發(fā)生的；輸出對(duì)輸入變化的響應(yīng)會(huì)有一點(diǎn)延遲。3.1邏輯信號(hào)與門(mén)電路（續(xù)）7/27/202312邏輯系列（logicfamily）：一些不同的集成電路芯片的集合，這些芯片有類似的輸入、輸出及內(nèi)部電路特征，但邏輯功能不同。3.2邏輯系列同一系列的芯片可通過(guò)互連實(shí)現(xiàn)任意邏輯功能。不同系列的芯片可能不匹配，它們可能采用不同的電源電壓，或以不同的輸入、輸出條件來(lái)代表邏輯值。因此，它們可能不能直接互連。最成功的系列晶體管-晶體管邏輯（transistor-transistorlogic，TTL）；

CMOS邏輯（complementaryMOS）。7/27/202313

CMOS邏輯電平3.3CMOS邏輯7/27/202314

MOS晶體管3.3CMOS邏輯（續(xù)）

電阻特別大，斷開(kāi)狀態(tài)；電阻特別小，導(dǎo)通狀態(tài)。

柵極與其它極之間電阻極大，電流很小，稱為漏電流。通過(guò)電容耦合。7/27/202315

CMOS反相器3.3CMOS邏輯（續(xù)）VinVoutVdd=+5.0VQ2p溝道Q1n溝道INOUT

CMOS反相器的開(kāi)關(guān)模型（p.62）HONOFFL7/27/202316

CMOS“與非門(mén)”3.3CMOS邏輯（續(xù)）LOFFONLOFFONH7/27/202317

CMOS“或非門(mén)”3.3CMOS邏輯（續(xù)）

CMOS“與非門(mén)”比“或非門(mén)”速度快LLOFFONOFFONH7/27/2023183.3CMOS邏輯（續(xù)）扇入（fan-in）：在特定的邏輯系列中，門(mén)電路所具有的輸入端的數(shù)目，被稱為該邏輯系列的扇入（系數(shù)）。7/27/2023193.3CMOS邏輯（續(xù)）非反相門(mén)邏輯上的求反是“免費(fèi)”獲得的，而且用少于反相門(mén)所需的晶體管數(shù)目來(lái)設(shè)計(jì)非反相門(mén)電路是不可能的。

CMOS非反相緩沖器、與門(mén)和或門(mén)都可由反相器與相應(yīng)的反相門(mén)連接組成。7/27/2023203.3CMOS邏輯（續(xù)）與或非門(mén)和或與非門(mén)7/27/2023213.5CMOS電路的穩(wěn)態(tài)電氣特性根據(jù)右圖，可定義小于2.4伏的電壓為CMOS低輸入電平，而大于2.6伏的電壓為高輸入電平。僅當(dāng)輸入在2.4伏和2.6伏之間時(shí)，反相器產(chǎn)生非邏輯輸出電壓。工程實(shí)踐表明，對(duì)低態(tài)和高態(tài)，應(yīng)采用更為保守的規(guī)格。7/27/2023223.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）

VOHmin

輸出為高態(tài)時(shí)的最小輸出電壓。

VOLmax

輸出為低態(tài)時(shí)的最大輸出電壓。

VIHmin

能保證被識(shí)別為高態(tài)時(shí)的最小輸入電壓。

VILmax

能保證被識(shí)別為低態(tài)時(shí)的最大輸入電壓。

VCC：典型5.0V±10%

VCC–0.1伏

地+0.1伏0.7VCC

0.3VCC直流噪聲容限：一種對(duì)噪聲大小的度量，表示多大的噪聲會(huì)使最壞輸出電壓被破壞成為不可識(shí)別的輸入值。7/27/2023233.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）HC系列CMOS的直流噪聲容限：假設(shè)VCC=4.5V低態(tài)直流噪聲容限=VILmax-VOLmax =1.35V-0.1V=1.25V高態(tài)直流噪聲容限=VOHmin-VIHmin

=4.4v-3.15v=1.25V

通常，驅(qū)動(dòng)其他CMOS輸入時(shí)，CMOS輸出的直流噪聲容限都非常好。7/27/2023243.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）3.5.2帶電阻性負(fù)載的電路特性當(dāng)CMOS電路輸出端與電阻性負(fù)載相連時(shí)，輸出特性非理想在任一邏輯狀態(tài)下，CMOS“導(dǎo)通”輸出晶體管存在非零電阻，而與輸出端相連的負(fù)載就在該電阻上產(chǎn)生電壓降低態(tài)時(shí)，輸出電壓可能高于0.1V

高態(tài)時(shí)，輸出電壓可能低于4.4V7/27/2023253.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）

IOLmax

輸出低態(tài)且仍能維持輸出電壓不大于VOLmax時(shí)，輸出端能吸收的最大電流，又稱為最大灌電流。

IOHmax

輸出高態(tài)且仍能維持輸出電壓不小于VOHmin時(shí)，輸出端可提供的最大電流，又稱最大拉電流。無(wú)論高態(tài)還是低態(tài)，輸出結(jié)構(gòu)自己都只消耗很小的電流。實(shí)際上是給出各種輸出狀態(tài)（高態(tài)或低態(tài)）下的最大負(fù)載，并確保該負(fù)載下最壞情況的輸出電壓。負(fù)載以電流的形式給出：7/27/2023263.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）7/27/2023273.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）若輸入電壓不是非常接近于供電軌道，則“導(dǎo)通”或“斷開(kāi)”都不會(huì)徹底，輸出電壓將偏離供電軌道，其功耗大大增加。若TTL輸出或其他非理想邏輯信號(hào)與CMOS輸入相連，或TTL輸入或其他電阻性負(fù)載與CMOS輸出相連，則CMOS輸出所消耗的功率都會(huì)增加。3.5.3非理想輸入時(shí)的電路特性7/27/2023283.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）

扇出：門(mén)電路在不超出其最壞情況負(fù)載規(guī)格的條件下，能驅(qū)動(dòng)的輸入端個(gè)數(shù)。扇出不僅依賴于輸出端的特性，還依賴于它驅(qū)動(dòng)的輸入端的特性。扇出（直流）的計(jì)算必須考慮輸出的兩種可能狀態(tài)：高電平狀態(tài)和低電平狀態(tài)。門(mén)電路的總扇出是高態(tài)扇出和低態(tài)扇出中的較小值。假設(shè)驅(qū)動(dòng)CMOS輸入的HC系列CMOS電路,其最大低態(tài)輸出電流為20μA,最大高態(tài)輸出電流為-20μA,而任何狀態(tài)下HC系列CMOS電路的最大輸入電流為±1μA,試求其總扇出.

高態(tài)扇出=20/1=20低態(tài)扇出=20/1=20

總扇出=20

交流扇出：輸出端對(duì)寄生電容的充放電能力，但很難能像直流扇出那樣精確地計(jì)算出來(lái)。當(dāng)關(guān)心速度損失時(shí)則必須考慮它。7/27/2023293.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）當(dāng)輸出負(fù)載大于它的扇出能力時(shí)：輸出低態(tài)時(shí)，輸出電壓可能高于VOLmax；

輸出高態(tài)時(shí)，輸出電壓可能低于VOHmin；

輸出傳輸延遲可能大于規(guī)格說(shuō)明的延遲值；輸出的上升和下降時(shí)間可能大于規(guī)格說(shuō)明的值；器件工作溫度可能升高，從而降低其可靠性，最終引起器件失效。不用的輸入端：絕不能懸空。7/27/2023303.5CMOS電路的穩(wěn)態(tài)電氣特性（續(xù)）電流尖峰和去耦電容器保護(hù)CMOS電路用能導(dǎo)電的包裝紙、管子或塑料來(lái)進(jìn)行包裝；處理CMOS器件之前，接觸一下電源的接地金屬或其他接地源；電路制作者或技師們工作時(shí)，身體上不能積聚靜電；輸入電壓不能超出供電電壓范圍；采用單獨(dú)電源的系統(tǒng)或子系統(tǒng)的輸出來(lái)驅(qū)動(dòng)時(shí)，要先接通CMOS電路的電源，然后才能接輸入信號(hào)。CMOS輸出在低態(tài)和高態(tài)之間轉(zhuǎn)換時(shí),電流通過(guò)半導(dǎo)通的P溝道和N溝道晶體管從VCC流到地,其持續(xù)時(shí)間很短,稱為電流尖峰。解決辦法：在VCC與地之間添加去耦電容器。7/27/2023313.6CMOS電路的動(dòng)態(tài)電氣特性CMOS器件的速度和功耗在很大程度上取決于器件及其負(fù)載的動(dòng)態(tài)特性，即輸出端在不同狀態(tài)間轉(zhuǎn)換時(shí)電路的行為。速度

CMOS電路的輸出在低/高電壓之間轉(zhuǎn)換的速度，依賴于器件的內(nèi)部結(jié)構(gòu)及它要驅(qū)動(dòng)的其他器件的特性，甚至受到與輸出相連的連線或印制電路板上的線跡的影響，它取決于兩個(gè)特性：轉(zhuǎn)換時(shí)間和傳播延遲。7/27/2023323.6CMOS電路的動(dòng)態(tài)電氣特性轉(zhuǎn)換時(shí)間：邏輯電路的輸出從一種狀態(tài)變?yōu)榱硪环N狀態(tài)所需的時(shí)間。上升時(shí)間tr：輸出從低態(tài)到高態(tài)的轉(zhuǎn)換時(shí)間。下降時(shí)間tf： 輸出從高態(tài)到低態(tài)的轉(zhuǎn)換時(shí)間。上升時(shí)間通常比下降時(shí)間長(zhǎng)，與晶體管的“導(dǎo)通”電阻和負(fù)載電容有關(guān)?？捎脮r(shí)間常數(shù)來(lái)進(jìn)行估計(jì)7/27/2023333.6CMOS電路的動(dòng)態(tài)電氣特性（續(xù)）傳播延遲：指從輸入信號(hào)變化到輸出信號(hào)產(chǎn)生相應(yīng)變化所需的時(shí)間。最大上升或下降時(shí)間7/27/2023343.6CMOS電路的動(dòng)態(tài)電氣特性（續(xù)）靜態(tài)功耗—輸出不變時(shí)的CMOS電路功率損耗（很?。┙涣鏖_(kāi)關(guān)功耗總動(dòng)態(tài)功耗PD=PT+PL動(dòng)態(tài)功耗—是主要部分直流開(kāi)關(guān)功耗7/27/2023353.7其他CMOS輸入和輸出結(jié)構(gòu)

傳輸門(mén)一對(duì)p溝道和n溝道晶體管連在一起形成一個(gè)邏輯控制開(kāi)關(guān)。EN=1時(shí)，A、B之間為低阻抗連接（Rab=2～5Ω）EN=0時(shí)，A與B斷開(kāi)特點(diǎn)：傳輸門(mén)被打開(kāi)，A到B（或相反）的傳播延遲非常短。7/27/2023363.7其他CMOS輸入和輸出結(jié)構(gòu)二選一多路開(kāi)關(guān)當(dāng)S為低態(tài)時(shí)，X“輸入”和Z“輸出”相連。當(dāng)S為高態(tài)時(shí)，Y與Z相連。7/27/2023373.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）

施密特觸發(fā)器輸入結(jié)構(gòu)采用內(nèi)部反饋的特殊電路，依輸入是從低到高變化還是從高到低變化來(lái)移動(dòng)開(kāi)關(guān)門(mén)限。高低兩個(gè)門(mén)限電壓之差稱為滯后，典型值為0.8V。7/27/2023387/27/2023393.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）三態(tài)（高阻態(tài)）

輸出好像沒(méi)和電路連上，只有很小的漏電流流進(jìn)或流出輸出端。有一個(gè)“輸出使能”端，用來(lái)控制輸出是否處于高阻態(tài)。多個(gè)三態(tài)輸出連在一起形成三態(tài)總線，任何時(shí)候最多只有一個(gè)輸出端被使能。7/27/2023403.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）漏極開(kāi)路輸出

有一個(gè)外部的上拉電阻器，上拉電阻應(yīng)盡量小，但也不能任意?。灰话闱闆r下，電路從低到高的轉(zhuǎn)換時(shí)間要比有源上拉的標(biāo)準(zhǔn)門(mén)的時(shí)間長(zhǎng)得多；可用于驅(qū)動(dòng)發(fā)光二極管和其它器件、實(shí)現(xiàn)線連邏輯、驅(qū)動(dòng)多源總線。7/27/2023413.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）驅(qū)動(dòng)二極管驅(qū)動(dòng)小型繼電器7/27/202342可以采用普通CMOS與非門(mén)的輸出來(lái)驅(qū)動(dòng)發(fā)光二極管的情況，圖示用到了有源上拉的方法。3.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）7/27/2023433.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）多源總線在任意時(shí)刻，最多只有一個(gè)控制位為高態(tài)，它使相應(yīng)的數(shù)據(jù)位傳到總線上。其余的門(mén)輸出為高態(tài)，即為“開(kāi)路”。這樣，被使能的門(mén)電路的數(shù)據(jù)輸入就決定了總線上的值。7/27/202344“線與”邏輯用一個(gè)上拉電阻將多個(gè)漏極開(kāi)路門(mén)電路連接在一起，形成線與邏輯。3.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）VccRZCDEF圖3-55在3個(gè)漏極開(kāi)路與非門(mén)輸出上的“線與”函數(shù)7/27/202345

線與邏輯不能采用帶有源上拉的門(mén)電路來(lái)實(shí)現(xiàn)；若兩個(gè)這樣的門(mén)輸出連在一起并試圖保持相反的邏輯值，就會(huì)產(chǎn)生非常大的電流和非正常的輸出電壓。3.7其他CMOS輸入和輸出結(jié)構(gòu)（續(xù)）7/27/2023463.8CMOS邏輯系列

4000系列：功耗很低，但速度慢，不易與當(dāng)時(shí)最流行的雙極型TTL相匹配；

HC（高速CMOS）和HCT（高速CMOS，TTL兼容）系列：比4000系列有更高的速度和更強(qiáng)的驅(qū)動(dòng)能力，前者用于只采用CMOS邏輯的系統(tǒng)中，后者可與TTL器