CMOS模擬集成電路設計第5章-電流鏡課件

CMOS模擬集成電路設計電流鏡8/5/20231電流鏡CMOS模擬集成電路設計電流鏡7/31/20231電流鏡提綱1、基本電流鏡2、共源共柵電流鏡3、電流鏡作負載的差動對8/5/20232電流鏡提綱1、基本電流鏡7/31/20232電流鏡Review：MOS電流源處于飽和區(qū)的MOS管可以作為一種電流源8/5/20233電流鏡Review：MOS電流源處于飽和區(qū)的MOS管可以作為一種電1、基本電流鏡電流源的設計是基于對基準電流的“復制”；兩個都工作在飽和區(qū)且具有相等柵源電壓的相同晶體管傳輸相同的電流（忽略溝道長度調(diào)制效應）。8/5/20234基本電流鏡1、基本電流鏡電流源的設計是基于對基準電流的“復制”；7/3按比例復制電流（忽略溝道長度調(diào)制效應）得到該電路可以精確地復制電流而不受工藝和溫度的影響；Iout與IREF的比值由器件尺寸的比率決定。忽略溝道長度調(diào)制效應！8/5/20235基本電流鏡按比例復制電流得到該電路可以精確地復制電流而不受工藝和溫度的例子：實際設計中，所有晶體管采用相同的柵長，以減小由于源漏區(qū)邊緣擴散所產(chǎn)生的誤差。采用叉指結構。如圖，每個叉指的W為5±0.1μm，則M1和M2的實際的W為：W1＝5±0.1μm,W2＝4(5±0.1)μm則IOUT/IREF=4(5±0.1)/(5±0.1)=44IREFIOUT版圖設計請同學們思考：如果不采用叉指結構，對電流復制會有什么影響？8/5/20236基本電流鏡例子：4IREFIOUT版圖設計請同學們思考：如果不采用叉指溝道長度調(diào)制效應使得電流鏡像產(chǎn)生極大誤差，因此2、共源共柵電流鏡8/5/20237共源共柵電流鏡溝道長度調(diào)制效應使得電流鏡像產(chǎn)生極大誤差，因此2、共源共柵電共源共柵電流源

為了抑制溝道長度調(diào)制的影響，可以采用共源共柵電流源。共源共柵結構可以使底部晶體管免受VP變化的影響。共源共柵電流鏡共源共柵電流鏡確定共源共柵電流源的偏置電壓Vb，采用共源共柵電流鏡結構。

8/5/20238共源共柵電流鏡共源共柵電流源7/31/20238共源共柵電流鏡共源共柵電流鏡消耗了電壓余度忽略襯偏效應且假設所有晶體管都是相同的，則P點所允許的最小電壓值等于VP=比較于余度損耗的共源共柵電流鏡最小余度損耗的共源共柵電流源8/5/20239共源共柵電流鏡共源共柵電流鏡消耗了電壓余度VP=比較于余度損耗的共源共柵低電壓工作（大輸出擺幅）的共源共柵電流鏡

如圖(a)，共源共柵輸入輸出短接結構，為使M1和M2處于飽和區(qū)，Vb應滿足：

考察圖(b)，所有晶體管均處于飽和區(qū)，選擇合適的器件尺寸，使VGS2=VGS4，若選擇

M3~M4消耗的電壓余度最小(M3與M4過驅(qū)動電壓之和)。且可以精確復制IREF。得到

，Vb有解8/5/202310共源共柵電流鏡低電壓工作（大輸出擺幅）的共源共柵電流鏡得到低壓的共源共柵電流鏡中的偏置Vb如何產(chǎn)生？設計思路:

讓Vb等于（或稍稍大于）VGS2+(VGS1-VTH1),

例1：在圖a中，選擇I1和器件的尺寸，使M5產(chǎn)生VGS5≈VGS2，進一步調(diào)整M6的尺寸和Rb的阻值，使VDS6＝VGS6-RbI1≈VGS1-VTH1。缺點：由于①M2有襯偏效應，而M5沒有②實際中RbI1大小不好控制，產(chǎn)生誤差。例2：在圖b中，采用二極管連接的M7代替電阻。在一定I1下，選擇大(W/L)7，從而VGS7≈VTH7，這樣Vb=VGS5+VGS6-VTH7缺點：雖然不需要電阻，但M2有襯偏效應，而M5沒有，仍會產(chǎn)生誤差。因此，設計中給出余量。8/5/202311共源共柵電流鏡低壓的共源共柵電流鏡中的偏置Vb如何產(chǎn)生？7/31/20233、電流鏡作負載的差動對3.1大信號分析Vin1-Vin2足夠負時，M1、M3和M4均關斷，M2和M5工作在深線性區(qū)，傳輸?shù)碾娏鳛?，Vout=0；隨Vin1-Vin2增長，M1開始導通，使ID5的一部分流經(jīng)M3，M4開啟，Vout增長當Vin1和Vin2相當時，M2和M4都處于飽和區(qū)，產(chǎn)生一個高增益區(qū)。當Vin1-Vin2變得正的多時，ID1↑，|ID3|↑，|ID4|↑的趨勢，ID2↓，最終導致M4進入線性區(qū)當Vin1-Vin2足夠正時，M2關斷，M4的電流為0且處于深線性區(qū)，Vout＝VDD8/5/202312電流鏡作負載的差動對3、電流鏡作負載的差動對3.1大信號分析7/31/20231輸入共模電壓的選擇為使M2飽和，輸出電壓不能小于Vin,CM-VTH，因此，為了提高輸出擺幅，應采用盡量低的輸入共模電平，輸入共模電平的最小值為VGS1,2+VDS5,min。當Vin1=Vin2時，電路的輸出電壓Vout=VF=VDD-|VGS3|8/5/202313電流鏡作負載的差動對輸入共模電壓的選擇7/31/202313電流鏡作負載的差動對3.2小信號分析（忽略襯偏效應）方法一

利用計算Gmgm1Vin/2gm1Vin/2gm2Vin/2得到，8/5/202314電流鏡作負載的差動對3.2小信號分析gm1Vin/2gm1Vin/2gm2Vi計算RoutM1和M2用一個RXY=2rO1,2代替，RXY從VX抽取的電流以單位增益(近似)，由M3鏡像到M4。則，若2rO1,2>>(1/gm3)||rO3,電路增益：8/5/202315電流鏡作負載的差動對計算Rout若2rO1,2>>(1/gm3)||rO3方法二（利用戴維南定理）Veq=gm1,2rO1,2VinReq=2rO1,2

流經(jīng)Req的電流IX部分通過1/gm3，并以單位增益被鏡像到M4

若2rO1,2>>(1/gm3,4)||rO3,4,IX1+IX1

8/5/202316電流鏡作負載的差動對方法二（利用戴維南定理）IX1+IX17/31/20233.3共模特性電路不存在器件失配時忽略rO1,2，并假設1/(2gm3,4)<<rO3,4,則，8/5/202317電流鏡作負載的差動對3.3共模特性忽略rO1,2，并假設1/(2gm3,4)<電路存在器件失配時忽略rO1和rO2的影響，考慮到結點F和X的變化相對較小，對P點的影響等效為源跟隨器結構8/5/202318電流鏡作負載的差動對電路存在器件失配時對P點的影響等效為源跟隨器結構7/31/2ΔID1乘上M3的輸出電阻得到vgs3，vgs3=vgs4，可以得到ID4的變化量為忽略rO1和rO2的影響，則電路的輸出阻抗為rO4，ΔID4電流與ΔID2電流之差將流經(jīng)rO4

，且gm3=gm4，因此，若rO3>>1/gm3比無器件失配