定時計數(shù)接口電路

定時計數(shù)接口電路第1頁，課件共44頁，創(chuàng)作于2023年2月9.1定時/計數(shù)的基本概念

所謂定時（計數(shù)）就是通過硬件或軟件的方法產(chǎn)生一個時間基準，以此來實現(xiàn)對系統(tǒng)的定時或延時控制。要實現(xiàn)定時或延時控制，有三種主要方法：軟件定時、純硬件定時及可編程的硬件定時器/計數(shù)器。第2頁，課件共44頁，創(chuàng)作于2023年2月

1.軟件定時軟件定時的方法是：由于執(zhí)行每條指令都需要時間，則執(zhí)行一個程序段就需要一個固定的時間，通過適當?shù)靥暨x指令和安排循環(huán)次數(shù)來實現(xiàn)軟件的定時。這種方法由于要完全占用CPU的時間，因而降低了CPU的利用率。第3頁，課件共44頁，創(chuàng)作于2023年2月

2.純硬件定時它采用固定的電路，如可以采用小規(guī)模集成電路555，外接電阻和電容構成單穩(wěn)延時電路。這樣的定時電路簡單，而且通過改變電阻和電容，可以使定時在一定的范圍內(nèi)調整。但它由純硬件來完成，給使用帶來不便。第4頁，課件共44頁，創(chuàng)作于2023年2月

3.可編程硬件定時器/計數(shù)器這是目前在控制系統(tǒng)中廣泛使用的方法，它通過編程來控制電路的定時值及定時范圍，功能強，使用靈活。在計算機系統(tǒng)中，象定時中斷、定時檢測、定時掃描等等都是用可編程定時器來完成定時控制的。

Intel系列的8253、8254就是常用的可編程定時/計數(shù)器。第5頁，課件共44頁，創(chuàng)作于2023年2月9.2可編程定時/計數(shù)器Intel8253/8254-PIT9.2.1Intel8253的主要性能和內(nèi)部結構

1.Intel8253的主要性能

Intel8253-PIT有3個獨立的16位計數(shù)器，每個計數(shù)器都可以按照二進制或BCD碼進行計數(shù)，計數(shù)速率可達2MHz（8254為10MHZ），每個計數(shù)器有6種工作方式，可編程設置和改變。它可用在多種場合，如方波發(fā)生器、分頻器、實時時鐘、事件計數(shù)等方面。第6頁，課件共44頁，創(chuàng)作于2023年2月

2.Intel8253的內(nèi)部結構⑴數(shù)據(jù)總線緩沖器它與CPU的數(shù)據(jù)總線相連，是8位雙向三態(tài)緩沖器。CPU通過這個緩沖器對8253進行讀/寫操作。⑵控制字寄存器此寄存器只能寫入而不能讀出。在8253初始化時，由CPU寫入控制字來設置計數(shù)器的工作方式。⑶計數(shù)器計數(shù)器0、計數(shù)器1、計數(shù)器2是三個完全獨立、結構相同的計數(shù)器，每一個都是由一個16位的可預置的減法計數(shù)器構成。第7頁，課件共44頁，創(chuàng)作于2023年2月圖9.1Intel8253的內(nèi)部結構第8頁，課件共44頁，創(chuàng)作于2023年2月9.2.2Intel8253的外部性能圖9.2Intel8253的外部引腳圖第9頁，課件共44頁，創(chuàng)作于2023年2月GATE：門控信號，當GATE為低電平時，禁止計數(shù)器工作；GATE為高電平時，才允許計數(shù)器工作。

CLK：計數(shù)脈沖輸入。

OUT：脈沖輸出。當計數(shù)到“0”時，從OUT端輸出信號，輸出信號的波形取決于工作方式。

CS、RD、WR、A0、A1共同結合，用于對8253進行端口操作，如表9-1所示。第10頁，課件共44頁，創(chuàng)作于2023年2月表9-18253的端口選擇A1A0寄存器選擇和操作01000寫計數(shù)器001001寫計數(shù)器101010寫計數(shù)器201011寫控制字寄存器00100讀計數(shù)器000101讀計數(shù)器100110讀計數(shù)器200111無操作(三態(tài))1××××禁止(三態(tài))011××無操作(三態(tài))第11頁，課件共44頁，創(chuàng)作于2023年2月9.2.3Intel8253的控制字和編程圖9.38253的控制字第12頁，課件共44頁，創(chuàng)作于2023年2月SC1、SC0：這兩位決定這個控制字是哪一個計數(shù)器的控制字。

RL1、RL0：設置數(shù)據(jù)讀/寫格式。在讀取計數(shù)值時，可令RL1、RL0=00，先將寫控制字時的計數(shù)值鎖存，然后再讀取。

M2、M1、M0：設置每個計數(shù)器的工作方式。

BCD：用于選擇每個計數(shù)器的計數(shù)制。在二進制計數(shù)時，計數(shù)初值的范圍是0000H～FFFFH，其中0000H是最大值，代表65536。在BCD碼計數(shù)時，計數(shù)初值的范圍中0000—9999，其中，0000是最大值，代表10000。第13頁，課件共44頁，創(chuàng)作于2023年2月9.2.4Intel8253的工作方式

Intel8253的每個計數(shù)器都有6種工作方式，這6種方式的主要區(qū)別是：輸出的波形不同，計數(shù)過程中GATE信號對計數(shù)操作的影響不同，啟動計數(shù)器的觸發(fā)方式不同等。

1.方式0—計數(shù)結束后輸出由低變高該方式的波形如圖9.4所示，這種方式的特點是：第14頁，課件共44頁，創(chuàng)作于2023年2月圖9.4方式0波形第15頁，課件共44頁，創(chuàng)作于2023年2月圖9.5方式0計數(shù)過程中改變計數(shù)初值第16頁，課件共44頁，創(chuàng)作于2023年2月①寫入控制字后，OUT輸出端變?yōu)榈碗娖健．攲懭胗嫈?shù)初值后，計數(shù)器開始減1計數(shù)。在計數(shù)過程中OUT一直保持為低電平，直到計數(shù)到0時，OUT輸出變?yōu)楦唠娖?。此信號可用于向CPU發(fā)出中斷請求。②計數(shù)器只計數(shù)一遍。當計數(shù)到0時，不恢復計數(shù)初值，不開始重新計數(shù)，且輸出一直保持為高電平。只有在寫入新的計數(shù)值時，OUT才變低，并開始新的計數(shù)。第17頁，課件共44頁，創(chuàng)作于2023年2月③GATE是門控信號，GATE=1時允許計數(shù)，GATE=0時，禁止計數(shù)。在計數(shù)過程中，如果GATE=0則計數(shù)暫停，當GATE=1后接著計數(shù)。④在計數(shù)過程中可改變計數(shù)值。若是8位計數(shù)，在寫入新的計數(shù)值后，計數(shù)器將按新的計數(shù)值重新開始計數(shù)。如果是16位計數(shù)，在寫入第一個字節(jié)后，計數(shù)器停止計數(shù)，在寫入第二個字節(jié)后，計數(shù)器按照新的計數(shù)值開始計數(shù)。如圖9.5所示。第18頁，課件共44頁，創(chuàng)作于2023年2月

2.方式1—可編程序的單拍脈沖方式1的波形如圖7.6所示，其特點是：①寫入控制字后，輸出OUT將保持為高電平，計數(shù)由GATE啟動。GATE啟動之后，OUT變?yōu)榈碗娖?，當計?shù)到0時，OUT輸出高電平，從而在OUT端輸出一個負脈沖，負脈沖的寬度為N個(計數(shù)初值)CLK的脈沖寬度。②當計數(shù)到0后，不用送計數(shù)值，可再次由GATE脈沖啟動,輸出同樣寬度的單拍脈沖。第19頁，課件共44頁，創(chuàng)作于2023年2月③在計數(shù)過程中，可改變計數(shù)初值，此時計數(shù)過程不受影響。如果再次觸發(fā)啟動，則計數(shù)器將按新輸入的計數(shù)值計數(shù)。④在計數(shù)未到0時，如果GATE再次啟動，則計數(shù)初值將重新裝入計數(shù)器，并重新開始計數(shù)。第20頁，課件共44頁，創(chuàng)作于2023年2月圖9.6方式1波形第21頁，課件共44頁，創(chuàng)作于2023年2月

3.方式2——頻率發(fā)生器（分頻器）方式2的波形如圖9.7所示，它的特點是：①寫入控制字后，輸出將變?yōu)楦唠娖健懭胗嫈?shù)值后，計數(shù)立即開始。在計數(shù)過程中輸出始終為高電平，直至計數(shù)器減到1時，輸出將變?yōu)榈碗娖健＝?jīng)過一個CLK周期，輸出恢復為高，且計數(shù)器開始重新計數(shù)。因此，它能夠連續(xù)工作，輸出固定頻率的脈沖。第22頁，課件共44頁，創(chuàng)作于2023年2月圖9.7方式2波形第23頁，課件共44頁，創(chuàng)作于2023年2月②如果計數(shù)值為N，則每輸入N個CLK脈沖，輸出一個脈沖。因此，相當于對輸入脈沖的N分頻。通過對N賦不同的初值，即可在輸出端得到所需的頻率，起到頻率發(fā)生器的作用。③計數(shù)過程可由門控脈沖控制。當GATE=0時，暫停計數(shù)；當GATE變高自動恢復計數(shù)初值，重新開始計數(shù)。④在計數(shù)過程中可以改變計數(shù)值，這對正在進行的計數(shù)過程沒有影響。但在計數(shù)到1時輸出變低，經(jīng)過一個CLK周期后輸出又變高，計數(shù)器將按新的計數(shù)值計數(shù)。第24頁，課件共44頁，創(chuàng)作于2023年2月

4.方式3—方波發(fā)生器方式3的波形如圖9.8所示。它的特點是：①輸出為周期性的方波。若計數(shù)值為N，則輸出方波的周期是N個CLK脈沖的寬度。圖9.8方式3波形第25頁，課件共44頁，創(chuàng)作于2023年2月②寫入控制字后，輸出將變?yōu)楦唠娖?當寫入計數(shù)初值后，就開始計數(shù),輸出仍為高電平;當計數(shù)到初值一半時,輸出變?yōu)榈碗娖?，直至計?shù)到0,輸出又變?yōu)楦唠娖?，重新開始計數(shù)。③若計數(shù)值為偶數(shù)，則輸出對稱方波。如果計數(shù)值為奇數(shù)，則前(N+1)/2個CLK脈沖期間輸出為高電平，后(N—1)/2個CLK脈沖期間輸出為低電平。④GATE信號能使計數(shù)過程重新開始。GATE=1允許計數(shù)，GATE=0禁止計數(shù)。停止后OUT將立即變高開，當GATE再次變高以后，計數(shù)器將重新裝入計數(shù)初值，重新開始計數(shù)。第26頁，課件共44頁，創(chuàng)作于2023年2月

5.方式4——軟件觸發(fā)選通方式4的波形如圖9.9所示，它種方式的特點是：①寫入控制字后，輸出為高電平。寫入計數(shù)值后立即開始計數(shù)（相當于軟件觸發(fā)啟動），當計數(shù)到0后，輸出一個時鐘周期的負脈沖，計數(shù)器停止計數(shù)。只有在輸入新的計數(shù)值后，才能開始新的計數(shù)。②當GATE=1時，允許計數(shù)，而GATE=0，禁止計數(shù)。GATE信號不影響輸出。③在計數(shù)過程中，如果改變計數(shù)值，則按新計數(shù)值重新開始計數(shù)。如果計數(shù)值是16位，則在設置第一字節(jié)時停止計數(shù)，在設置第二字節(jié)后，按新計數(shù)值中開始計數(shù)。第27頁，課件共44頁，創(chuàng)作于2023年2月圖9.9方式4波形第28頁，課件共44頁，創(chuàng)作于2023年2月

6.方式5——硬件觸發(fā)選通方式5的波形如圖7.10所示，這這種方式的特點是：①寫入控制字后，輸出為高電平。在設置了計數(shù)值后，計數(shù)器并不立即開始計數(shù)，而是由門控脈沖的上升沿觸發(fā)啟動。當計數(shù)到0時，輸出一個CLK周期的負脈沖，并停止計數(shù)。當門控脈沖再次觸發(fā)時才能再計數(shù)。②在計數(shù)過程中如果再次用門控脈沖觸發(fā)，則使計數(shù)器重新開始計數(shù)，此時輸出還保持為高電平，直到計數(shù)為0，才輸出負脈沖。③如果在計數(shù)過程中改變計數(shù)值，只要沒有門控信號的觸發(fā)，不影響計數(shù)過程。當有新的門控脈沖的觸發(fā)時，不管是否計數(shù)到0，都按新的計數(shù)值計數(shù)。第29頁，課件共44頁，創(chuàng)作于2023年2月圖9.10方式5波形第30頁，課件共44頁，創(chuàng)作于2023年2月9.2.5Intel8253的應用舉例

1.初始化8253

要使用8253，必須首先對其進行初始化，初始化有兩種方法：①對每個計數(shù)器分別進行初始化，先寫控制字，后寫計數(shù)值。如果計數(shù)值是16位的，則先寫低8位再寫高8位。②先寫所有計數(shù)器的方式字，再寫各個計數(shù)器的計數(shù)值。如果計數(shù)值是16位的，則先寫低8位再寫高8位。第31頁，課件共44頁，創(chuàng)作于2023年2月

例如：假設一個8253在某系統(tǒng)中的端口地址40H—43H，如果要將計數(shù)器0設置為設置為工作方式3，計數(shù)初值為3060H,采用二進制計數(shù)法，則初始化方法如下：MOV AL，36H ；設置控制字00110110（計數(shù)器0，方式3，寫兩個字節(jié)，二進制計數(shù)）OUT 43H，AL ；寫入控制寄存器MOV AX,3060H ；設置計數(shù)值OUT 40H,AL ；寫低8位至計數(shù)器0MOV AL,AHOUT 40H,AL ；寫高8位至計數(shù)器0第32頁，課件共44頁，創(chuàng)作于2023年2月

2.8253在IBMPC/XT機的應用在IBMPC/XT機中，8253主要提供系統(tǒng)時鐘中斷、動態(tài)RAM的刷新定時及喇叭發(fā)聲控制等功能。8253的初始化是在計算機啟動時由BIOS完成的。圖9.11是8253在IBMPC/XT機的應用的示意圖從8284時鐘發(fā)生器來的頻率2.386364MHZ經(jīng)二分頻后作為8253三個計數(shù)器的時鐘輸入，8253在IBM-PC/XT中的端口地址為40H—43H，這三個計數(shù)器在系統(tǒng)中的初始化程序如下：第33頁，課件共44頁，創(chuàng)作于2023年2月圖9.118253在IBM-PC/XT機的應用的示意圖第34頁，課件共44頁，創(chuàng)作于2023年2月⑴計數(shù)器0用于定時中斷（約55ms）MOV AL,36H；計數(shù)器0，方式3，寫兩個字節(jié)，二進制計數(shù)OUT 43H,AL；控制字送控制字寄存器MOV AL,0；計數(shù)值為最大值OUT 40H,AL；寫低8位OUT 40H,AL；寫高8位第35頁，課件共44頁，創(chuàng)作于2023年2月⑵計數(shù)器1用于定時（15μs）DMA請求MOV AL,54H；計數(shù)器1，方式2，只寫低8位，二進制計數(shù)OUT 43,ALMOV AL,12H；初值為18OUT 41H,AL第36頁，課件共44頁，創(chuàng)作于2023年2月⑶計數(shù)器3用于產(chǎn)生約900HZ的方波送至揚聲器MOV AL,B6H；計數(shù)器3，方式3，寫兩字節(jié)，二進制計數(shù)OUT 43,ALMOV AX,0533H；計數(shù)初值為533HOUT 42H,AL；寫低8位MOV AL,AHOUT 42H,AL；寫高8位第37頁，課件共44頁，創(chuàng)作于2023年2月9.3Intel8254-PIT簡介Intel8254是Intel8253的改進型，它們在操作方式及引腳排列上完全相同。相比8253，8254主要改進的內(nèi)容是：

1.計數(shù)頻率高

8254的計數(shù)頻率可由直流至6MHz，8254-2可高達10MHz。而8253最高只能達到2.6MHz。第38頁，課件共44頁，創(chuàng)作于2023年2月

2.有讀回命令(寫入至控制字寄存器)

如果控制字寄存器D7=1，D6=1，D0=0，即為8254的讀回命令，其格式如圖9.12所示。這個命令可以使三個計數(shù)器的計數(shù)值一次鎖存，而在8253則需要寫入三個命令。第39頁，課件共44頁，創(chuàng)作于2023年2月圖9.128254的讀回命令第40頁，課件共44頁，創(chuàng)作于2023年2月