DSP硬件系統(tǒng)設(shè)計(jì)課件

11、片內(nèi)存儲(chǔ)器

1）SRAM：共18k×16bit（M0、M1、L0、L1、H0）

2）FLASH：128k×16bit，分為10個(gè)扇區(qū)，5@150MHz第三講內(nèi)容回顧2、外設(shè)寄存器空間

1）外設(shè)幀0：支持16位或32位訪問

2）外設(shè)幀1：僅支持32位訪問

3）外設(shè)幀2：支持16位訪問3、外部擴(kuò)展接口（XINTF）

1）分為5個(gè)獨(dú)立的存儲(chǔ)空間，提供3個(gè)片選信號(hào)；

2）每個(gè)空間可獨(dú)立配置建立、有效、跟蹤周期。(75-2.78MHz)

11、片內(nèi)存儲(chǔ)器第三講內(nèi)容回顧2、外設(shè)寄存器空間3、外部擴(kuò)24.1DSP系統(tǒng)設(shè)計(jì)概述DSP原理及其應(yīng)用技術(shù)DSP硬件系統(tǒng)設(shè)計(jì)4.2DSP最小系統(tǒng)設(shè)計(jì)4.4存儲(chǔ)器接口設(shè)計(jì)4.3人機(jī)接口設(shè)計(jì)4.5實(shí)驗(yàn)系統(tǒng)簡(jiǎn)介24.1DSP系統(tǒng)設(shè)計(jì)概述DSP原理及其應(yīng)用技術(shù)DSP硬件34.1DSP系統(tǒng)設(shè)計(jì)概述1、總體方案設(shè)計(jì)5、程序固化

2、硬件電路設(shè)計(jì)3、軟件編程4、系統(tǒng)調(diào)試34.1DSP系統(tǒng)設(shè)計(jì)概述1、總體方案設(shè)計(jì)5、程序固化24DSP系統(tǒng)設(shè)計(jì)流程

根據(jù)需求寫出任務(wù)說明書

根據(jù)任務(wù)書確定技術(shù)指標(biāo)

DSP芯片及外圍芯片

總體設(shè)計(jì)確定軟硬件分工

軟件設(shè)計(jì)說明書

硬件設(shè)計(jì)說明書

軟件編程與調(diào)試

硬件設(shè)計(jì)（.sch/.pcb）

系統(tǒng)集成

硬件調(diào)試

系統(tǒng)測(cè)試、樣機(jī)完成、中試、產(chǎn)品測(cè)試與生產(chǎn)4DSP系統(tǒng)設(shè)計(jì)流程根據(jù)需求寫出任務(wù)說明書5硬件設(shè)計(jì)步驟

確定硬件方案

器件選型（查手冊(cè)）

原理圖設(shè)計(jì)

PCB圖設(shè)計(jì)硬件調(diào)試（結(jié)合軟件）系統(tǒng)分析系統(tǒng)綜合5硬件設(shè)計(jì)步驟確定硬件方案6DSP開發(fā)系統(tǒng)組成XDS510SystemCCSIDEJTAG目標(biāo)板1）硬件開發(fā)工具；2）軟件開發(fā)工具；3）DSP目標(biāo)板。6DSP開發(fā)系統(tǒng)組成XDS510SystemCCSIDE7DSP開發(fā)系統(tǒng)組成CCSIDEJTAG目標(biāo)板仿真器PC機(jī)7DSP開發(fā)系統(tǒng)組成CCSIDEJTAG目標(biāo)板仿真器PC機(jī)8TIDSP開發(fā)工具

軟件開發(fā)工具:CCompilerAssembler/LinkerC-SourceDebugger:

CodecomposerstudioSimulatorCodeComposerStudio?IDE

硬件開發(fā)系統(tǒng)

XDS510/560EVMF28xMCK28xDSK28xFlashprogrammingtools8TIDSP開發(fā)工具軟件開發(fā)工具:CodeComp9DSP硬件開發(fā)工具TMS320的硬件開發(fā)工具，包括1）DSK（DevelopStarterKit）、2）EVM（EvaluateModule）；3）硬件仿真系統(tǒng)XDS-510/560。XDS-510用于DSP硬件的開發(fā)仿真。同一般的單片機(jī)不同，XDS-510利用IEEE標(biāo)準(zhǔn)的JTAG接口，配合CCS軟件完成對(duì)目標(biāo)系統(tǒng)的調(diào)試和仿真。它的優(yōu)點(diǎn)是不占用DSP的資源，真實(shí)時(shí)序，硬件通用等。

DSK提供基本的硬件平臺(tái)，包括DSP、內(nèi)存、A/D、D/A和標(biāo)準(zhǔn)并口，同時(shí)提供CCS軟件，以及板上資源控制的示例程序。非常適合于學(xué)校教學(xué)使用，或者用于初學(xué)者參考設(shè)計(jì)。EVM同樣包括硬件平臺(tái)和CCS軟件平臺(tái)。EVM提供了較完善的DSP開發(fā)平臺(tái)，客戶可以利用EVM的硬件平臺(tái)測(cè)試DSP的算法，利用CCS軟件編寫和調(diào)試用戶的程序，并且可以為客戶的產(chǎn)品提供較好的參考設(shè)計(jì).

9DSP硬件開發(fā)工具TMS320的硬件開發(fā)工具，包括1）DS10XDS510仿真器并口型USB型ISA/PCI接口型仿真器與目標(biāo)板連接TI公司的硬件仿真器具有標(biāo)準(zhǔn)ISA總線、PCI總線或者標(biāo)準(zhǔn)并口、USB接口。10XDS510仿真器并口型USB型ISA/PCI接口型仿11TMS320F2812開發(fā)系統(tǒng)CCS軟件安裝：MinimumConfiguration233Mhz.orfasterPentiumorcompatible600MBoffreeharddiskspaceMicrosoftWindows98SE,2000,orXP64MBofRAMSVGA(640x480)colordisplayLocalCD-ROMDrive11TMS320F2812開發(fā)系統(tǒng)CCS軟件安裝：12TMS320F2812DSK板

采用32位定點(diǎn)DSPTMS320F2812@150HMz，方便實(shí)現(xiàn)電機(jī)控制外擴(kuò)SRAM，容量為64Kx16位（最大512K×16位）外擴(kuò)RTC實(shí)時(shí)時(shí)鐘+512×8位EEPROM

外擴(kuò)4通道、12位、0V～+5V量程的DAC輸出

1路標(biāo)準(zhǔn)RS232異步串口

1路CAN進(jìn)行收發(fā)驅(qū)動(dòng)，符合CAN2.0協(xié)議

2組電機(jī)控制接口12TMS320F2812DSK板采用32位定點(diǎn)DSP13TMS320F2812評(píng)估板(EVM)應(yīng)用：1）電機(jī)控制；2）DSP教學(xué)；3）嵌入式應(yīng)用；

4）智能儀表；5）機(jī)器人控制.JTAG12bit,4chsDACRTC＋512×8SRAM:64k×16USB2.02chsRS232/RS485/RS422TMS320F2812擴(kuò)展總線13TMS320F2812評(píng)估板(EVM)應(yīng)用：1）電機(jī)控制14如何高效開始TIDSP的硬件開發(fā)

根據(jù)應(yīng)用領(lǐng)域選擇TI推薦的DSP類型

地址譯碼、IO擴(kuò)展等用CPLD或者FPGA來做，將DSP的地址線、數(shù)據(jù)線、控制信號(hào)線都引進(jìn)去有利于調(diào)試。

參考選定的DSP之EVM板、DSK等原理圖，完成DSP最小系統(tǒng)的搭建包括1）外擴(kuò)內(nèi)存空間；2）時(shí)鐘和電源復(fù)位；3）各控制信號(hào)管腳的連接；4）JTAG接口的連接等;

根據(jù)具體應(yīng)用需要，選擇外圍電路的擴(kuò)展

1）一般如語音/視頻、控制等領(lǐng)域均有成熟的電路可以從TI網(wǎng)站得到；

2）外圍電路與DSP的接口可參看EVM或DSK，以及所選外圍電路芯片的典型接口設(shè)計(jì)原理圖；

3）最好外圍電路芯片也選擇TI的，這樣的話硬件接口有現(xiàn)成原理圖、很多連DSP與其接口的基本控制源碼都有。14如何高效開始TIDSP的硬件開發(fā)根據(jù)應(yīng)用領(lǐng)域選擇T154.2TMS320F2812最小系統(tǒng)76mm×100mm

TMS320F2812

晶體復(fù)位按鈕JTAG輸入：5V輸出：3.3V1.8V電源芯片提示：DSP最小系統(tǒng)板只配置了最基本的硬件。154.2TMS320F2812最小系統(tǒng)76mm×100m164.2.1DSP芯片的信號(hào)

控制總線：

1）片選信號(hào)：XZCS0AND1n，XZCS2n，XZCS6AND7n2）讀寫信號(hào)：XWEn，XRDn，XR/Wn3）模式選擇：XMP/MC4）DMA控制：HOLDn，HOLDAn5）時(shí)鐘信號(hào)：X1/XCLKIN，X2，XCLKOUT，XPLLDISn6）復(fù)位與等待：XREADY，XRSn7）外部中斷信號(hào)：XINT1，XINT2，XNMI_XINT138）JTAG仿真信號(hào)。

F2812采用176腳的LQFP封裝；所有信號(hào)與TTL電平和3.3VCMOS電平兼容；

DSP芯片的信號(hào)分類如下：TMS320F2812164.2.1DSP芯片的信號(hào)控制總線：F2812采用174.2.1DSP芯片的信號(hào)

外設(shè)信號(hào)

1）ADC模塊（23）

2）事件管理器（2×18）

3）SPI（4）

4）SCI（2×2）

5）McBSP（6）

6）CAN（2）

這些外設(shè)信號(hào)將在隨后結(jié)合各個(gè)外設(shè)接口及其應(yīng)用介紹。

16位數(shù)據(jù)線：XD[0..15]19位地址線：XA[0..18]

電源（3.3V/1.8V、GND，共41個(gè)引腳）174.2.1DSP芯片的信號(hào)外設(shè)信號(hào)16位數(shù)據(jù)線：X18F2812芯片原理圖12345556TMS320F281218F2812芯片原理圖12345556TMS320F281194.2.2時(shí)鐘電路

石英晶體與晶體振蕩器

與F2812的典型電路

晶體振蕩器

石英晶體

無源的石英晶體沒有電壓的問題，而且價(jià)格較低。但需要用DSP片內(nèi)的振蕩器，信號(hào)質(zhì)量略差。

有源晶振不需要DSP的內(nèi)部振蕩器，信號(hào)質(zhì)量好，連接方式相對(duì)簡(jiǎn)單。缺點(diǎn)是其信號(hào)電平是固定的，需要選擇好合適輸出電平，靈活性較差，而且價(jià)格高。194.2.2時(shí)鐘電路石英晶體與晶體振蕩器與F2812204.2.3復(fù)位與電源電路TMS320F2812芯片的電源電壓與工作電流（非低功耗模式）:VDDIO＝3.3V±5％，IDDIO＝15mAVDDA＝3.3V±5％，IDDA＝40mAVDD3VFL＝3.3V±5％，IDD3VF＝40mAVDD＝1.8V±5％，IDD＝195mA1234電源與復(fù)位電路框圖推薦的上電順序204.2.3復(fù)位與電源電路TMS320F2812芯片的電214.2.3復(fù)位與電源電路TPS73HD318:

雙輸出LDO線性調(diào)壓芯片兩路固定電壓輸出：3.3V和1.8V；輸入電壓范圍4～10V；每路輸出電流可達(dá)750mA；復(fù)位脈沖持續(xù)時(shí)間200ms。1.06V類似芯片：TPS70151（500/250mA)214.2.3復(fù)位與電源電路TPS73HD318:1.06224.2.3復(fù)位與電源電路類似芯片：TPS70151（500/250mA)224.2.3復(fù)位與電源電路類似芯片：TPS70151（522234.2.3復(fù)位與電源電路LDO(lowdropoutregulator)低壓差調(diào)壓電路框圖234.2.3復(fù)位與電源電路LDO(lowdropout244.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖244.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖254.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖254.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖264.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖264.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖274.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖274.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖284.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖284.2.3復(fù)位與電源電路LDO低壓差調(diào)壓電路框圖294.2.3復(fù)位與電源電路294.2.3復(fù)位與電源電路304.2.3復(fù)位與電源電路304.2.3復(fù)位與電源電路314.2.4JTAG仿真接口DSP芯片上有專門用于仿真調(diào)試的信號(hào)引腳，用戶只需按JTAG標(biāo)準(zhǔn)，在DSP目標(biāo)板上作一接口（14芯雙排插針），二者相連即可對(duì)DSP進(jìn)行仿真調(diào)試。

DSP仿真器與MCU仿真器相比優(yōu)點(diǎn)有：①硬件時(shí)序即為目標(biāo)系統(tǒng)硬件時(shí)序；②仿真器不占用DSP任何資源；③仿真接口與DSP引腳數(shù)和封裝無關(guān)；④仿真接口與DSP主頻無關(guān)；⑤仿真器硬件與DSP無關(guān)，不同系列DSP仿真器硬件相同，所不同的只是編譯軟件和調(diào)試軟件，節(jié)省用戶的開發(fā)投資。314.2.4JTAG仿真接口DSP芯片上有專門用于仿真32JTAG仿真接口定義F2812支持符合IEEE1149.1標(biāo)準(zhǔn)的JTAG接口來實(shí)現(xiàn)對(duì)DSP運(yùn)行過程的實(shí)時(shí)調(diào)試。

JTAG接口信號(hào)描述

14針JTAG仿真插頭信號(hào)仿真器側(cè)DSP側(cè)信號(hào)描述TMSOI測(cè)試方式選擇TDIOI測(cè)試數(shù)據(jù)輸入（針對(duì)DSP）TDOIO測(cè)試數(shù)據(jù)輸出（針對(duì)DSP）TCKOI測(cè)試時(shí)鐘，由仿真器提供10.368MHz的時(shí)鐘信號(hào)。TRSTOI測(cè)試復(fù)位EMU0II/O仿真引腳0EMU1II/O仿真引腳1PDIO檢測(cè)信號(hào)。指示仿真器和DSP正確連接，目標(biāo)系統(tǒng)已上電。TCK_RETOO測(cè)試時(shí)鐘返回，通常接至TCK。32JTAG仿真接口定義F2812支持符合IEEE114933連接仿真器和目標(biāo)板無緩沖方式DSP的JTAG仿真接口3.3或5V33連接仿真器和目標(biāo)板無緩沖方式DSP的JTAG仿真接口3.344.3人機(jī)接口

輸入設(shè)備：鍵盤，開關(guān)，鼠標(biāo)…

輸出設(shè)備：顯示器，指示燈，打印機(jī)…

按鍵/按鈕

撥盤開關(guān)

LED顯示

LCD顯示

344.3人機(jī)接口輸入設(shè)備：鍵盤，開關(guān)，鼠標(biāo)…輸出設(shè)35通用I/O接口

使用發(fā)光二極管必須外接串連電阻，或由恒流源供電。在大多數(shù)場(chǎng)合，電流在2～25mA時(shí)，可獲得足夠的光輸出。發(fā)光二極管可以串聯(lián)使用，但各發(fā)光二極管不帶限流電阻時(shí)，不能并聯(lián)使用。正向?qū)妷海杭t色1.7～2.0V，橙色2.0V，綠色2.2V，黃色2.1V，藍(lán)色和白色3.3～3.6V。SW1MCLKXASW2MCLKRALED1MFSRALED2MFSXA2V35通用I/O接口使用發(fā)光二極管必須外接串連電阻，或由恒流36獨(dú)立式按鍵接口0x80004分類：編碼型鍵盤和非編碼型鍵盤。非編碼型鍵盤又分為：1）獨(dú)立式按鍵

軟件結(jié)構(gòu)簡(jiǎn)單，I/O口利用率低，使用按鍵不多的情況。2）行列式鍵盤

適于按鍵較多的情況。按鍵去抖動(dòng)方法：硬件方法：RS觸發(fā)器、單穩(wěn)電路軟件方法：軟件延遲(10ms)36獨(dú)立式按鍵接口0x80004分類：編碼型鍵盤和非編碼型鍵37數(shù)碼管顯示

共陰型

共陽型

37數(shù)碼管顯示共陰型共陽型38數(shù)碼管靜態(tài)顯示接口數(shù)字段碼00xC010xF920xA430xB040x9950x9260x8270xF880x8090x90亮0x00暗0xFF

段碼表

XD[7..0]->[dp,g,..,a]0x800030x800020x800010x8000038數(shù)碼管靜態(tài)顯示接口數(shù)字段碼00xC010xF920xA4394.4與存儲(chǔ)器的接口TSSOP44特點(diǎn)：

3.3V電壓（3.0-3.6V）高速（10/12/15ns）片選無效時(shí)自動(dòng)降低功耗CY7C1021V33394.4與存儲(chǔ)器的接口TSSOP44特點(diǎn)：CY7C10240存儲(chǔ)器接口原理圖123440存儲(chǔ)器接口原理圖123441確定SRAM的地址XINTFZone6地址范圍：0x100000~0x180000XINTF的地址線XA[15..0]直接與SRAM的地址線A[15..0]相連，XA[18..16]懸空。XA[18..16]XA[15..0]SRAM的地址范圍000B0x0000～0xFFFF0x100000～0x10FFFF001B0x0000～0xFFFF0x110000～0x11FFFF010B0x0000～0xFFFF0x120000～0x12FFFF011B0x0000～0xFFFF0x130000～0x13FFFF100B0x0000～0xFFFF0x140000～0x14FFFF101B0x0000～0xFFFF0x150000～0x15FFFF110B0x0000～0xFFFF0x160000～0x16FFFF111B0x0000～0xFFFF0x170000～0x17FFFF41確定SRAM的地址XINTFZone6地址范圍：0x1424.5實(shí)驗(yàn)系統(tǒng)介紹

RS232/485串行通信接口

CAN總線接口通過SPI擴(kuò)展的4路D/A轉(zhuǎn)換接口

A/D轉(zhuǎn)換器接口捕獲單元接口三相PWM電路接口Ch.ACh.B424.5實(shí)驗(yàn)系統(tǒng)介紹RS232/485串行通信接口Ch43TMS320F2812實(shí)驗(yàn)板MAX316064K×16@12nsSPIXINTFSCICAN電平轉(zhuǎn)換CAN2.0

接口人機(jī)接口D/A輸出XINTF電源變換：24V→5V→3.3V和1.8V時(shí)鐘：30MHz晶振仿真接口：14針JTAG接口43TMS320F2812實(shí)驗(yàn)板MAX316064K×16@44PWM功率放大器MAX316044PWM功率放大器MAX316045思考題1、簡(jiǎn)述數(shù)碼管動(dòng)態(tài)顯示的原理，并與靜態(tài)顯示方法進(jìn)行比較。2、簡(jiǎn)述DSP最小系統(tǒng)的組成？最小系統(tǒng)是否具有工程應(yīng)用價(jià)值？3、試結(jié)合自己選定的DSP系統(tǒng)設(shè)計(jì)，進(jìn)行總體方案設(shè)計(jì)。45思考題1、簡(jiǎn)述數(shù)碼管動(dòng)態(tài)顯示的原理，并與靜態(tài)顯示方法進(jìn)行465.1如何選擇DSP芯片？

運(yùn)算速度：DSP速度一般用MIPS或MFLOPS表示，即百萬次/秒鐘。一般選擇處理速度不要過高，速度高的DSP系統(tǒng)開發(fā)難度也較大。

運(yùn)算精度：對(duì)于運(yùn)算精度要求很高的處理，可選擇浮點(diǎn)DSP。定點(diǎn)DSP也可完成浮點(diǎn)運(yùn)算，但精度和速度會(huì)有影響。

尋址空間：不同系列DSP程序、數(shù)據(jù)、I/O空間大小不一，與普通MCU不同，DSP在一個(gè)指令周期內(nèi)能完成多個(gè)操作，所以DSP的指令效率很高，程序空間一般不會(huì)有問題，關(guān)鍵是數(shù)據(jù)空間是否滿足。成本：一般定點(diǎn)DSP的成本會(huì)比浮點(diǎn)DSP的要低，速度也較快，功耗較低。要獲得低成本的DSP系統(tǒng)，盡量用定點(diǎn)算法和定點(diǎn)DSP。

實(shí)現(xiàn)方便：浮點(diǎn)DSP的結(jié)構(gòu)實(shí)現(xiàn)DSP系統(tǒng)較容易，不用考慮尋址空間的問題，指令對(duì)C語言支持的效率也較高。

片內(nèi)外設(shè)：根據(jù)應(yīng)用要求，選擇具有特殊部件的DSP。如：C2000適合于電機(jī)控制；OMAP（C55＋ARM9）適合于多媒體外設(shè)等。

465.1如何選擇DSP芯片？運(yùn)算速度：DSP速度一47DSP系統(tǒng)的常用芯片有哪些？1)POWER:TPS73HD318—3.3/1.8V,750mA;TPS70151—3.3/1.8V,500/250mA2)Flash：SST39VF400-70---256K×16,70ns,3.3V3)SRAM：CY7C1021V33-12---64K×16,3.3V;4)FIFO:CY7C425，CY7C42x55)Dualport：IDT70V25---8K×16,3.3V6)CPLD：Altera，Xilinx，Lattice---5V/3.3V7)PCI：PCI9080—PCI2.1,33MHz,32bit;FPGA8)USB：CY7C68001---USB2.0,480Mbps,3.3V9)A/D：AD7671---16bit,1MSPS,5/3.3V,并口/SPI,電壓極性和范圍10)D/A：MAX5253---12bit,12μs,SPI,3.3V,4ch,輸出范圍0－3V47DSP系統(tǒng)的常用芯片有哪些？1)POWER:TPS73485V/3.3V如何混接？

新型DSP的I/O都是3.3V的，但目前還有許多外圍電路是5V的，因此在DSP系統(tǒng)中，經(jīng)常有5V和3.3V的DSP混接問題。在這些系統(tǒng)中，應(yīng)注意：

DSP輸出給5V的電路（如TTL電平的D/A），無需加任何緩沖電路；而CMOS的外設(shè)芯片必須經(jīng)過電平轉(zhuǎn)換。

DSP輸入5V的信號(hào)（如A/D），由于輸入信號(hào)的電壓>4V，超過了DSP的電源電壓，DSP的外部信號(hào)沒有保護(hù)電路，需要加緩沖，如74LVC245等，將5V信號(hào)變換成3.3V的信號(hào)。仿真器的JTAG信號(hào)也必須為3.3V，否則有可能損壞DSP。

485V/3.3V如何混接？新型DSP的I/495V/3.3V如何混接？495V/3.3V如何混接？DSP硬件系統(tǒng)設(shè)計(jì)ppt課件性能參數(shù)3.效率：－－越高越好效率＝Io*Vo/((Io+Iq)*Vi)*100%

壓差越小，效率越高靜態(tài)電流越小，效率越高參數(shù)達(dá)林頓NPNPNPNMOSPMOS最大輸出電流Io大大大中中靜態(tài)工作電流Iq中中大小小最小壓差Vdrop1.6～2.50.9～1.30.15～0.40.035～0.350.035～0.35速度Speed快快慢中中5種常用的調(diào)整管參數(shù)對(duì)比性能參數(shù)3.效率：－－越高越好參數(shù)達(dá)林頓NPNPNPNMO性能參數(shù)4.LineRegulation（線性調(diào)整率）：－－越小越好

LineRegulation指的是在相同負(fù)載，不同輸入電壓時(shí)，輸出端電壓的穩(wěn)定能力。物理公式：△Vo/△Vi=(1+R2/R1)/(β*ga*(Ro+Rce))

β:調(diào)整管的增益,ga:比較放大的增益

β*ga:環(huán)路增益，提高環(huán)路增益，負(fù)載越小，調(diào)整管內(nèi)阻越小，線性調(diào)整性能越好。5.LoadRegulation（負(fù)載調(diào)整率）：－－越小越好

LoadRegulation指的是在不同負(fù)載，相同輸入電壓時(shí)，輸出端電壓的穩(wěn)定能力。物理公式：△Vo/△Io=(1+R2/R1)/(β*ga)

β:調(diào)整管的增益,ga:比較放大的增益

β*ga:環(huán)路增益，提高環(huán)路增益，可以提高負(fù)載調(diào)整率。

附：Line/LoadRegulation測(cè)試方法：為了減小溫度影響，保證結(jié)溫恒定，測(cè)試時(shí)使用低占空比的測(cè)試信號(hào)。（60uS脈動(dòng)周期，輸入電壓變化，輸出負(fù)載變化）

性能參數(shù)4.LineRegulation（線性調(diào)整率）：性能參數(shù)6.ThermalRegulation（熱調(diào)整率）：－－越小越好指在加固定輸入電壓，帶固定負(fù)載后的t（通常幾十mS）時(shí)間內(nèi)，查看輸出電壓的變化率。測(cè)試結(jié)果扣除前60uS的Load/Line調(diào)整率。如：測(cè)試輸入6V，負(fù)載Io=100mA,t＝10mS7.TemperatureStability（溫度穩(wěn)定度）：－－越小越好指在正常工作的溫度范圍內(nèi)，在固定輸入電壓，帶固定負(fù)載，輸出電壓的變化率

AMS1084：正常工作溫度結(jié)溫：0～150度，穩(wěn)定度0.5%8.TransientResponse（瞬態(tài)反應(yīng)）：－－越小越好指在輸出電流Io突變的時(shí)候，輸出電壓跳變的最大電壓值。物理公式：△Vtr,max=(Io,max*△t1)/(Co+Cb)+△Vesr△t1:第一個(gè)脈沖寬度

Co：輸出濾波電容△Vesr：Co的ESR產(chǎn)生的電壓

Cb：退耦電容減小濾波電容ESR，增大濾波電容，減短反應(yīng)時(shí)間△t1，提高瞬態(tài)反應(yīng)性能性能參數(shù)6.ThermalRegulation（熱調(diào)整率性能參數(shù)9.RippleRejection（紋波抑制比）：－－越小越好又稱為電源抑制比，是指輸入電壓發(fā)生變化時(shí)，輸出電壓的變化率，用dB表示。這個(gè)和前面的線性調(diào)整率有點(diǎn)相似。但是紋波抑制比加入了對(duì)輸入電壓變化的頻率的定義。因此，更詳細(xì)說是輸入電壓在不同按照不同頻率變化時(shí)，輸出電壓的變化率。也就是說，提到紋波抑制比參數(shù)需要帶頻率參數(shù)。如：AP1122：在輸入電壓變化為120Hz時(shí)，紋波抑制比是60dB。右下圖是紋波抑制比曲線圖和線性調(diào)整率一樣提高環(huán)路增益可以提高紋波抑制性能，另外使用大容值，低ESR濾波電容也可以提高性能。

ESR–EquivalentSeriesResistance等效串連電阻性能參數(shù)9.RippleRejection（紋波抑制比）使用注意輸出電容ESR（TunnelofDeath)：反饋：輸出電壓通過電阻分壓采樣后和內(nèi)部的參考電壓一起分別送入比較放大器的”-”,”+”端，比較放大器控制調(diào)整管，保證輸出電壓穩(wěn)定。為了保證器件工作穩(wěn)定通常都是采用負(fù)反饋，也就是反饋信號(hào)和輸出信號(hào)在極性相差180度。而使用中由于有相位偏移存在，實(shí)際很難保證完整的－180度。一個(gè)穩(wěn)定的電路，需要有20度的相位余量。 由頻域波特圖分析外部濾波電容ESR對(duì)相位影響比較大，太大，太小都會(huì)影響器件穩(wěn)定性。廠商會(huì)根據(jù)器件給出輸出濾波ESR的范圍（如右圖）ESR取值范圍在0.2～9歐姆。此外，容值建議<1000uF，容值太大容易造