由4060BD做分頻、振蕩源

1、 以第二代多陣列矩陣（MAX）結(jié)構(gòu)為基礎(chǔ)，是一種高性能CMOSEEPROM器件；2、 通過JTAG（JointTextActionGroup聯(lián)合測(cè)試組）接口可實(shí)現(xiàn)在線編程dSP），本實(shí)驗(yàn)板提供JTAG接口；3、 邏輯密度為2500個(gè)可用編程門電路，128個(gè)宏單元；4、 68條可編程I/O口，TTL邏輯電平為5V或3V；5、 引腳到引腳的邏輯延時(shí)為5.0ns,計(jì)數(shù)器工作頻率可達(dá)到151.5MHz；（開發(fā)板上提供的樣片是EPM7128SLC-15PC84,如需其它速度等級(jí)的芯片，購(gòu)買時(shí)請(qǐng)說明。）6、 有集電極開路選擇，可編程宏單元觸發(fā)器，具有專有的清除（clear）、時(shí)鐘（clock）、輸出使能（OE）控制；7、 與不同電源電壓的系統(tǒng)接口，VCCIO引腳用于輸出緩沖器接到5V電源時(shí)，輸出電平與5V電源兼容，VCCIO引腳用于輸出緩沖器接到3.3V電源時(shí)，輸出電平與3.3V電源兼容，VCCINT用于內(nèi)部電路和輸入緩沖器；8、 包括一個(gè)可編程的程序加密位，全面保護(hù)專利設(shè)計(jì)，防止程序被復(fù)制和讀出。Max7128SAlteraCPLD開發(fā)板是針對(duì)CPLD初、中級(jí)學(xué)習(xí)者設(shè)計(jì)，幫助用戶降低學(xué)習(xí)成本和加快用戶快速進(jìn)入可編程邏輯器件設(shè)計(jì)開發(fā)領(lǐng)域，提供一個(gè)幫助用戶快速開始可編程邏輯器件學(xué)習(xí)之旅的硬件平臺(tái)。本CPLD實(shí)驗(yàn)平臺(tái)提供大量的實(shí)用的實(shí)驗(yàn)例程和豐富硬件資源，并介紹關(guān)于如何在本實(shí)驗(yàn)平臺(tái)上完成各個(gè)實(shí)驗(yàn)過程，實(shí)現(xiàn)對(duì)板上資源的利用，從而使用戶獲得對(duì)CPLD器件的開發(fā)應(yīng)用流程得到了解。實(shí)驗(yàn)例程分為三個(gè)部分：基本實(shí)驗(yàn)，接口實(shí)驗(yàn)和綜合實(shí)驗(yàn)，由淺入深，一步步引導(dǎo)用戶。二、 硬件配置情況及實(shí)驗(yàn)配套介紹硬件配置a） EPM7128SMAX7000系列AlteraCPLD芯片b） 16個(gè)獨(dú)立式按鍵c） 8段數(shù)碼管d） 蜂鳴器e） LED燈f） 雙色LED燈三、 實(shí)驗(yàn)例程簡(jiǎn)介及程序流程編寫說明1．基礎(chǔ)實(shí)驗(yàn)1） 加法實(shí)驗(yàn)2） 減法實(shí)驗(yàn)3） 譯碼器4） 基本門電路5)四位比較器6)多路選擇器7)優(yōu)先編碼器8)二進(jìn)制到BCD碼轉(zhuǎn)換這幾個(gè)實(shí)驗(yàn)都比較簡(jiǎn)單，目的是幫助用戶熟悉CPLD的基本開發(fā)流程和一些常用的、基礎(chǔ)的數(shù)字電路。用戶簡(jiǎn)單的看一下程序里面的說明就可以理解了這些實(shí)驗(yàn)了。2．接口實(shí)驗(yàn)跑馬燈實(shí)驗(yàn)：跑馬燈實(shí)驗(yàn)在CPLD中設(shè)計(jì)了計(jì)數(shù)器，利用計(jì)數(shù)器輪流向LED燈發(fā)出高電平，點(diǎn)亮LED燈，實(shí)現(xiàn)跑馬燈的效果,用戶可以自己設(shè)計(jì)更多圖案的跑馬燈。8段數(shù)碼管實(shí)驗(yàn)8段數(shù)碼管測(cè)試實(shí)驗(yàn)：以動(dòng)態(tài)掃描方式在8位數(shù)碼管顯示數(shù)字，幫助用戶了解數(shù)碼管動(dòng)態(tài)顯示的方法。蜂鳴器實(shí)驗(yàn)向蜂鳴器發(fā)送一定頻率的方波可以使蜂鳴器發(fā)出相應(yīng)的音調(diào)。鍵盤實(shí)驗(yàn)按下相應(yīng)的鍵使數(shù)碼管顯示值加一模擬交通燈實(shí)驗(yàn)?zāi)M路口的紅黃綠交通燈的變化過程，用LED燈表示交通燈。3綜合實(shí)驗(yàn)數(shù)字時(shí)鐘實(shí)驗(yàn)利用數(shù)碼管和CPLD設(shè)計(jì)的計(jì)數(shù)器實(shí)現(xiàn)一個(gè)數(shù)字時(shí)鐘，可以顯示小時(shí)，分鐘，秒，十分之一秒，百分之一秒。四位數(shù)字頻率計(jì)實(shí)驗(yàn)利用數(shù)碼管和CPLD設(shè)計(jì)的數(shù)字頻率計(jì)，最大可測(cè)頻率為9999Hz。八位并行加法器實(shí)驗(yàn)通過設(shè)計(jì)實(shí)驗(yàn)，在實(shí)驗(yàn)板上驗(yàn)證八位并行加法器的正確性。八位可逆計(jì)數(shù)器實(shí)驗(yàn)通過設(shè)計(jì)實(shí)驗(yàn)，在實(shí)驗(yàn)板上驗(yàn)證八位可逆計(jì)數(shù)器的正確性。以上實(shí)驗(yàn)例程的底層文件都采用VHDL語言描述，頂層文件采用原理圖的方式設(shè)計(jì)，以幫助初學(xué)者盡快的深入到VHDL的學(xué)習(xí)之中，同時(shí)掌握硬件電路的設(shè)計(jì)。所有實(shí)驗(yàn)例程都基于MAXPLUS+II工程，實(shí)驗(yàn)的程序都在源代碼中有詳細(xì)的注釋，幫助用戶理解。各種器件的手冊(cè)資料都包含在光盤中。參考資料：http://www.dycmci」-cn/developtools/taojian/sk8021_7128s.asphttp://www.ednchi/blog/yangguang1975/2007/1/22.aspx振蕩電路1：

Q100pF】upIdsnypracticalvalueQ100pF】upIdsnypracticalvalue:maintainingoscinationaminimum(ransronductances?FLiandR2C^u咗ThelunctionRtCt,providedRtCt,providedRtacrossireinputprolectjondiodesonlhefnequency.ThiestraycapacitanceC2shouldbel<eptassmallaspossible.IncansidenabonmaGGunaoYiCimuslbelargerthantheinherentstraycapacitance.Rtmustbelargerthan(hsLOCr^OSfcONresistanceinserieswithit』whichtypicallys5D0￡2atVm-5V,30DQalVnn=10vand20DSla:The-recommendedvaluesforthesecoTiponentstoInFig.5-R2isthispo'^rurnillngresistor.Farstarting2nd其他資料（無時(shí)間排版，自己看看）HEF4060BD14-stageripple-carrybinary HEF4060Bcounter/dividerandoscillatorMSIDESCRIPTIONTheHEF4060Bisa14-stageripple-carrybinarycounter/dividerandoscillatorwiththreeoscillatorterminals(RS,RTCandCTC),tenbufferedoutputs(O3toO9andO11toO13)andanoverridingasynchronousmasterresetinput(MR).TheoscillatorconfigurationallowsdesignofeitherRCorcrystaloscillatorcircuits.Theoscillatormay

bereplacedbyanexternalclocksignalatinputRS.Thecounteradvancesonthenegative-goingtransitionofRS.AHIGHlevelonMRresetsthecounter(O3toO9andO11toO13=LOW),independentofotherinputconditions.Schmitt-triggeractionintheclockinputmakesthecircuithighlytoleranttoslowerclockriseandfalltimes.Fig.1Functional

diagram.P1131211109VDD°9°7°8MRFtSrtcCTCnHEF4C6O0°121°13°5C>4°6°3vssi23>||eLzJ回7Z84432Fig.2Pinningdiagram.MRmasterresetRSclockinput/oscillatorpinRTCoscillatorpinCTCexternalcapacitorconnectionO3toO9O11toO13counteroutputsPINNINGHEF4060BP(N):16-leadDIL;plastic(SOT38-1)HEF4060BD(F):16-leadDIL;ceramic(cerdip)(SOT74)HEF4060BT(D):16-leadSO;plastic(SOT109-1)():PackageDesignatorNorthAmerica

VSS=0V;Tamb=25OC;CL=50pF;inputtransitiontmes<20nsV*DDVSYMBOLMIN.TYP.MAX.TYPICALEXTRAPOLATIONFORMULAPropagationdelaysRStO35210420ns183ns+(0,55ns/pF)CLHIGHtoLOW10tPHL80160ns69ns+(0,23ns/pF)CL1550100ns42ns+(0,16ns/pF)C5210420ns183ns+(0,55ns/pF)CLLOWtoHIGH10tPLH80160ns69ns+(0,23ns/pF)CL1550100ns42ns+(0,16ns/pF)GOntOn+152550nsHIGHtoLOW10tPHL1020ns15612ns52550nsLOWtoHIGH10tPLH1020ns15612nsMRtOn5100200ns73ns+(0,55ns/pF)CLHIGHtoLOW10tPHL4080ns29ns+(0,23ns/pF)CL153060ns22ns+(0,16ns/pF)GOutputtransition560120ns10ns+(1,0ns/pF)CLtimes10tTHL3060ns9ns+(0,42ns/pF)CLHIGHtoLOW152040ns6ns+(0,28ns/pF)G560120ns10ns+(1,0ns/pF)CLLOWtoHIGH10tTLH3060ns9ns+(0,42ns/pF)CL152040ns6ns+(0,28ns/pF)GMinimumclockpulse512060nswidthinputRS10tWRSH5025nsHIGH153015nsMinimumMRpulse55025nswidth;HIGH10tWMRH3015ns152010nsRecoverytime516080nsforMR10tRMR8040ns156030nsMaximumclockpulse548MHzfrequencyinputRS10fmax1020MHz151530MHzACCHARACTERISTICSp-SS……amb"r 〔V*DDVTYPICALFORMULAFORP?W)(1)Dynamicpowerdissipation5700fii+foCDV2perpackage103300fii+foCDV2(P)158900fii+foDDV2Totalpowerdissipation5700fosc+ focLvdLd6902VtDD+2CV2f +whenusingthe10oscDD153300f+fCLV2+2CV2f +on-chiposcillator(P)osco上6900V―oscNotes1.where:fi=inputfrequency(MHz)fo=outputfrequency(MHz)CL=loadcapacitance(pF)VDD=supplyvoltage(V)Ct=timingcapacitance(pF)fosc=oscillatorfrequency(MHz)RCoscillatorTypicalformulaforoscillatorfrequency:f= 1 osc2,3xRxCttTimingcomponentlimitationsTheoscillatorfrequencyismainlydeterminedbyRtCt,providedRt<<R2andR2C2<<RtCTimingcomponentlimitationsTheoscillatorfrequencyismainlydeterminedbyRtCt,providedRt<<R2andR2C2<<RtCt.ThefunctionofR2istominimizetheinfluenceoftheforwardvoltageacrosstheinputprotectiondiodesonthefrequency.ThestraycapacitanceC2shouldbekeptassmallaspossible.Inconsiderationofaccuracy,Ctmustbelargerthantheinherentstraycapacitance.RtmustbelargerthantheLOCMOS‘ONYesistanceinserieswithit,whichtypicallyis500QatVDD=5V,300QatVDD=10Vand200QatVdd=15V.Therecommendedvaluesforthesecomponentstomaintainagreementwiththetypicaloscillationformulaare:Ct>100pF,uptoanypracticalvalue,10kQ<Rt<1MQ.11MR(fromlogic)RSRbias——0-Z22to

卄37pFC2HEF406DBRTC10-R22r2k?IQOpFTypicalcrystaloscillatorcircuitInFig.5,R2isthepowerlimitingresistor.Forstartingandmaintainingoscillation