半導(dǎo)體 集成電路 課程設(shè)計(jì)報(bào)告

中國計(jì)量學(xué)院

光學(xué)與電子科技學(xué)院《半導(dǎo)體器件》課程設(shè)計(jì)報(bào)告姓名彭淑瑾學(xué)號專業(yè)微電子學(xué)班級07微電子1中國計(jì)量學(xué)院2010年7月目錄TOC\o"1-5"\h\z傳輸門簡介21.1器件結(jié)構(gòu)21.2工作原理31.3CMOS傳輸門的應(yīng)用5CMOS傳輸門版圖62.1L-EDIT簡介62.2總體版圖72.3分版圖84制版說明11傳輸門工藝流程121關(guān)鍵工藝的計(jì)算122工藝流程圖133.3工藝流程說明18器件工藝流程圖194.1器件簡介192工藝流程圖22五5.可調(diào)電阻設(shè)計(jì)295.1版圖292版圖說明295.3工藝參數(shù)計(jì)算32結(jié)論34附錄35參考文獻(xiàn)37中國計(jì)量學(xué)院光學(xué)與電子科技學(xué)院《半導(dǎo)體器件》課程設(shè)計(jì)報(bào)告中國計(jì)量學(xué)院光學(xué)與電子科技學(xué)院《半導(dǎo)體器件》課程設(shè)計(jì)報(bào)告--#-七、附錄附1：L-EDIT操作手冊第5頁翻譯建議:本教程的目的是教會你如何使用L-EDIT。為了節(jié)省時(shí)間，你不需要了解每個(gè)層的名字和功能的不同.只需要根據(jù)這個(gè)教程所述的方法繪制對象。3.分別在n型區(qū)/p型區(qū)上畫出源區(qū)/漏區(qū)和襯底有源區(qū)?；鶇^(qū)不能直接連接到金屬層，所以我們需要在連接處生成n型或者p型摻雜層。注意n型選擇區(qū)可以正交穿過多晶硅柵，因?yàn)樵谛酒艿絥型摻雜原子轟擊的時(shí)候多晶硅柵可以阻止n型原子淀積在柵下。■.'.口":7空■.'.口":7空7?:.!-■■■6-:宀-:口除*■-...摻湖■::.盤..謂說pm'.!;€:■l■■■imw?^?■:W.Ki■■<■l-1■..3:::-:PVIA.:￡..;?..?.?.-?:?-?_?:??.■-:.-■-:?啦專常；!'」亠f-.JL?圖4.n-select和p-select層圖5.n-select和p-select層的剖面圖附2：BJT參數(shù)測量（1）8050NPN管如圖7.1所示：當(dāng)I=3叭時(shí)，BI二3.2x50yA二160yA（I的幅度為50rA）；CC貝V,電流放大倍數(shù)B二IC=160yA^53.3（I的幅度為1yA）；I3yAbB8550PNP管如圖7.2所示：當(dāng)I=4yA時(shí)，BI二4.5x50yA二225yA(I的幅度為50yA)；CC參考文獻(xiàn)關(guān)旭東.硅集成電路工藝基礎(chǔ)[M].北京大學(xué)出版社.2003.10劉恩科朱秉升羅晉生.半導(dǎo)體物理學(xué)[M].電子工業(yè)出版社.2009.2施敏梅凱瑞.半導(dǎo)體制造工藝基礎(chǔ)[M].安徽大學(xué)出版社.2007.4蔡懿慈周強(qiáng)?超大規(guī)模集成電路設(shè)計(jì)導(dǎo)論[M].清華大學(xué)出版社.2005.1王志功景為平孫玲.集成電路設(shè)計(jì)技術(shù)與工具[M].東南大學(xué)出版社.2007.7曾樹榮.半導(dǎo)體器件物理基礎(chǔ)[M].北京大學(xué)出版社.2009.5王志功，陳瑩梅.集成電路設(shè)計(jì)[M].電子工業(yè)出版社.2009.6廖裕評.微電子系統(tǒng)設(shè)計(jì)導(dǎo)論[M].東南大學(xué)出版社.1990.7童勤義，陸瑞強(qiáng).TannerPro集成電路設(shè)計(jì)與布局實(shí)戰(zhàn)指導(dǎo)[M].科學(xué)出版社.2007.7[美]ChristopherSaint,JudySaint.集成點(diǎn)了版圖基