數(shù)字電路教案-課題一-基本邏輯門電路-(4課時(shí))_第1頁
數(shù)字電路教案-課題一-基本邏輯門電路-(4課時(shí))_第2頁
數(shù)字電路教案-課題一-基本邏輯門電路-(4課時(shí))_第3頁
數(shù)字電路教案-課題一-基本邏輯門電路-(4課時(shí))_第4頁
數(shù)字電路教案-課題一-基本邏輯門電路-(4課時(shí))_第5頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

PAGEPAGE5理論課授課教案課程名稱第二單元邏輯門電路課題一基本邏輯門電路審批簽字授課時(shí)間2009..授課班級(jí)08級(jí)電子電工班計(jì)劃課時(shí)2+2實(shí)用課時(shí)教學(xué)目的與要求1、掌握與門基本邏輯運(yùn)算規(guī)則和基本邏輯門電路2、掌握或門基本邏輯運(yùn)算規(guī)則和基本邏輯門電路3、掌握非門基本邏輯運(yùn)算規(guī)則和基本邏輯門電路教學(xué)重點(diǎn)與難點(diǎn)基本邏輯運(yùn)算規(guī)則和基本邏輯門電路授課類型理論課□多媒體課件□教學(xué)方法講授法□教具掛圖□模型□實(shí)物□電教設(shè)備□多媒體設(shè)備□參考資料復(fù)習(xí)提問脈沖的基本概念、二極管的開關(guān)特性及其應(yīng)用、晶體管的開關(guān)的特性教學(xué)過程和內(nèi)容時(shí)間分配與教法課題一基本邏輯門電路相關(guān)知識(shí):1、模擬電路基本知識(shí)2、普通代數(shù)表示的含義3、開關(guān)的兩種狀態(tài)4、電位的概念及含義新知識(shí):門電路是實(shí)現(xiàn)一定邏輯關(guān)系的電路,是數(shù)字電路的基本單元電路。用二極管、晶體管、電阻元件等組裝而成的門電路,稱為分立元件電路,因其使用元件多、體積大、工作速度低、可靠性欠佳、帶負(fù)載能力差等缺點(diǎn),所以目前已很少使用,逐步被數(shù)字集成電路替代。數(shù)字集成電路:就是把電路元件都制作在一塊芯片上的電路。邏輯代數(shù)是研究數(shù)字電路的數(shù)學(xué)工具,是分析和設(shè)計(jì)邏輯電路的重要基礎(chǔ)。邏輯代數(shù)和普通代數(shù)的異同:相同處:邏輯代數(shù)和普通代數(shù)一樣,變量都是用字母A、B、C…….X、Y、Z表示,不同處:邏輯變量的取值只有“0”和“1”兩種,它不表示數(shù)量的大小,只表示兩種不同的邏輯狀態(tài),如:肯定與否定,電位的高低,脈沖的有無,電路的開關(guān)等。5min85min教學(xué)過程和內(nèi)容時(shí)間分配與教法邏輯代數(shù)最基本的邏輯運(yùn)算有:邏輯加、邏輯乘、邏輯非。對(duì)應(yīng)的邏輯關(guān)系有:邏輯與、邏輯或、邏輯非?;蚍Q:與邏輯、或邏輯、非邏輯簡(jiǎn)稱:“與”、“或”、“非”實(shí)現(xiàn)這三種邏輯功能的電路稱為:與門、或門、非門數(shù)字邏輯電路:就是指輸出信號(hào)和輸入信號(hào)之間存在著一定邏輯關(guān)系的電路基本邏輯運(yùn)算和邏輯門1、與邏輯和與門(1)與邏輯:只有當(dāng)決定一個(gè)事件的所有條件都成立時(shí),事件才會(huì)發(fā)生,這種邏輯關(guān)系稱與邏輯關(guān)系。a、表達(dá)式為:Y=A·B其中:Y、A、B都是邏輯變量b、運(yùn)算規(guī)則:(可用邏輯乘運(yùn)算完成)開關(guān)控制與門電路0·0=01·0=00·1=01·1=1(2)與門a、電路和邏輯符號(hào):如圖b、工作原理:VA、VB是兩個(gè)輸入信號(hào),設(shè)高電平VH=3V,低電平VL=0.3V,忽略二極管導(dǎo)電時(shí)的管壓降。①VA=VB=0.3V時(shí),V1管、V2管均導(dǎo)通,輸出電位VY=0.3V②VA=0.3V,VB=3V時(shí),V1管兩端所承受的正向電壓大而優(yōu)先導(dǎo)通,VY被嵌位于0.3V,V2管反偏而截止。輸出電位VY=0.3V。③VA=3V,VB=0.3V時(shí),與②相似,此時(shí)V2管導(dǎo)通,V1管截止。輸出電位VY=0.3V。④VA=VB=3V時(shí),V1管、V2管均導(dǎo)通,輸出電位VY=3V結(jié)果:只有當(dāng)輸入信號(hào)VA、VB均為高電平時(shí),該電路的輸出才有高電平。c、真值表和邏輯表達(dá)式教學(xué)過程和內(nèi)容時(shí)間分配與教法真值表:用“0”和“1”表示的所有可能的輸入狀態(tài)的取值和相應(yīng)的輸出狀態(tài)所組成的表格。ABY000010100111表達(dá)式:Y=A·Bd、與門輸入、輸出波形圖與門輸入、輸出波形圖結(jié)論:與門電路具有控制作用,就像一種開關(guān),當(dāng)控制端A=1時(shí),才允許B端信號(hào)通過。2、或邏輯和或門(1)或邏輯:在決定一個(gè)事件的幾個(gè)條件中,只要其中一個(gè)或者一個(gè)以上的條件成立,事件就會(huì)發(fā)生,這種邏輯關(guān)系稱或邏輯關(guān)系。a、表達(dá)式為:Y=A+B其中:Y、A、B都是邏輯變量b、運(yùn)算規(guī)則:(可用邏輯加運(yùn)算完成)0+0=01+0=1開關(guān)控制或門電路0+1=11+1=1(2)或門a、電路和邏輯符號(hào):如圖80min教學(xué)過程和內(nèi)容時(shí)間分配與教法二極管或門電路邏輯符號(hào)b、工作原理:分析同與門電路。結(jié)果:當(dāng)輸入信號(hào)VA、VB任意一個(gè)為高電平時(shí),該電路就有高電平輸出。c、真值表和邏輯表達(dá)式真值表:用“0”和“1”表示的所有可能的輸入狀態(tài)的取值和相應(yīng)的輸出狀態(tài)所組成的表格。ABY000011101111表達(dá)式:Y=A+Bd、或門輸入、輸出波形圖或門輸入、輸出波形圖結(jié)論:“有1出1,全0出0”教學(xué)過程和內(nèi)容時(shí)間分配與教法3、非邏輯和非門(1)非邏輯:在事件中,結(jié)果總是和條件呈相反狀態(tài),這種邏輯關(guān)系稱非邏輯關(guān)系。a、表達(dá)式為:Y=ā其中:Y、A都是邏輯變量b、運(yùn)算規(guī)則:(可用邏輯加運(yùn)算完成)ī=0ō=1(2)非門:反相器就是非門a、電路和邏輯符號(hào):如圖2—8b、工作原理:分析方法同上c、真值表和邏輯表達(dá)式真值表:用“0”和“1”表示的所有可能的輸入狀態(tài)的取值和相應(yīng)的輸出狀態(tài)所組成的表格。AY0110表達(dá)式:Y=ād、非門輸入、輸出波形圖二、集成門電路概述集成門電路按內(nèi)部有源器件的不同分為兩大類:{1、雙極型晶體管集成電路:主要有TTL電路{2、單極型MOS集成電路:包括NMOS、PMOS、CMOS等TTL集成電路特點(diǎn):開關(guān)速度快,抗干擾能力強(qiáng)等CMOS集成電路特點(diǎn):功耗極低,負(fù)載能力極強(qiáng)等。小結(jié)1、與門基本邏輯運(yùn)算規(guī)則和基本邏輯門電路3min2、或門基本邏

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論