時序邏輯電路1時序邏輯電路基本概念時序邏輯電路

儲電路。時序電路的基本結構如圖所示，它由組合電路和儲存電路兩部分()時序邏輯電路平時包含組合電路和儲存電路兩個構成部分，而儲存電路()時序邏輯電路中存在反響，儲存電路的輸出狀態(tài)一定反響到組合電路的()準時鐘輸入方式時序電路依據(jù)時鐘輸入方式分為同步時序電路和異步時序電路兩大類。同步時序電路中，各觸發(fā)器受同一時鐘控制，其狀態(tài)變換與所加的時鐘脈沖信號都是同步()按輸出信號的特色依據(jù)輸出信號的特色可將時序電路分為米里型和摩爾型兩關。而摩爾型電路的外面輸出僅與觸發(fā)器的狀態(tài)有關，而與外面輸入無()按邏輯功能時序邏輯電路按邏輯功能可劃分為存放器、鎖存器、移位存放器、計數(shù)器和節(jié)拍狀態(tài)方程）、狀態(tài)表、狀態(tài)圖、時序圖等方法。這些方法可以互相()第一確立是同步還是異步。若是異步，須寫出各觸發(fā)器的時鐘方程。()寫驅動方程。()寫狀態(tài)方程（或次態(tài)方程）。()寫輸出方程。若電路由外面輸出，要寫出這些輸出的邏輯表達式，即輸()列狀態(tài)表()畫狀態(tài)圖和時序圖。()檢查電路能否自啟動并說明其邏輯功能。()在存入新數(shù)碼時能將存放器中的原始數(shù)碼自動除掉，即只要要輸入一個()在接收數(shù)碼時，各位數(shù)碼同時輸入，而各位輸出的數(shù)碼也同時拿出，即()在存放數(shù)據(jù)從前，應在端輸入負脈沖清零，使各觸發(fā)器均清零。發(fā)器的輸出接至相鄰右側觸發(fā)器的輸入端4/15雙向移位存放器電路結構如圖所示，將右移存放器和左移存放器組合起來，并引入控制端便構成既可左移又可右移的雙向移位存放器。鎖存器又稱自鎖電路，是用來暫存數(shù)碼的邏輯部件，如圖所示鎖存器邏輯電路圖，它與觸發(fā)器的差別是：當使能信號到來時，輸出隨輸入數(shù)碼變化（相當于輸出直接接到輸入端）；當使能信號結束時，輸出保持使能信號跳移位存放器除了擁有存放數(shù)碼和將數(shù)碼移位的功能外，還可以能累計輸入脈沖個數(shù)的時序部件叫計數(shù)器。計數(shù)器不但能用于計數(shù)器按計數(shù)進制可分為二進制計數(shù)器和非二進制計數(shù)器；按數(shù)字的增減趨向可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；按計數(shù)器中各觸發(fā)器翻轉能否與計數(shù)脈沖同步可分為同步計數(shù)器和異步計數(shù)器。二進制計數(shù)器圖觸發(fā)器構成的位異步二進制加法圖圖由個觸發(fā)器構成的位同步二進制加法計數(shù)器中各觸發(fā)器的時鐘脈沖同時接計數(shù)脈沖()同步二進制可逆計數(shù)器碼同步十進制加法計數(shù)器加法計數(shù)器的邏輯圖。它是在同步二進制加法()寫出驅動方程()寫出觸發(fā)器的特征方程()作狀態(tài)變換表()作狀態(tài)圖及時序圖()檢查電路能否自啟動碼異步十進制加法計數(shù)器異步十進制計數(shù)器的邏輯電路圖如圖所示，從圖中可見，各觸發(fā)器的集成芯片是同步的可預置位二進制加法計是集成同步位二進制計數(shù)器，也就是模計數(shù)器，用它可構成任端挨次獲取端挨次獲取只要在計數(shù)器的輸入端加入固定頻率的脈沖，即可在~圖節(jié)拍脈沖發(fā)生