2021年湖北師范大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2021年湖北師范大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、某計(jì)算機(jī)按字節(jié)編址，指令字長固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個地址字段為6位，則指令字長至少應(yīng)該是（）。A.24位B.26位C.28位D.32位2、下列不屬于程序控制指令的是（）。A.無條件轉(zhuǎn)移指令B.條件轉(zhuǎn)移指令C.中斷隱指令D.循環(huán)指令3、假定有4個整數(shù)用8位補(bǔ)碼分別表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若將運(yùn)算結(jié)果存放在一個8位寄存器中，則下列運(yùn)算會發(fā)生溢出的是（）。A.rlxr4B.r2xr3C.rlxr4D.r2xr44、在浮點(diǎn)機(jī)中，（）是隱藏的。A.階碼B.數(shù)符C.尾數(shù)D.基數(shù)5、用海明碼對長度為8位的數(shù)據(jù)進(jìn)行檢/糾錯時，若能糾正一位錯，則校驗(yàn)位數(shù)至少為（）。A.2B.3C.4D.56、一個存儲器的容量假定為M×N，若要使用I×k的芯片（I<M，k<N），需要在字和位方向上同時擴(kuò)展，此時共需要（）個存儲芯片。A.M×NB.（M/I）×（N/k）C.M/I×M/ID.M/I×N/k7、有效容量為128KB的Cache，每塊16B，8路組相聯(lián)。字節(jié)地址為1234567H的單元調(diào)入該Cache，其tag應(yīng)為（）。A.1234HB.2468HC.048DHD.12345H8、已知計(jì)算機(jī)A的時鐘頻率為800MHz，假定某程序在計(jì)算機(jī)A上運(yùn)行需要12s?，F(xiàn)在硬件設(shè)計(jì)人員想設(shè)計(jì)計(jì)算機(jī)B，希望該程序在B上的運(yùn)行時間能縮短為8s，使用新技術(shù)后可使B的時鐘頻率大幅度提高，但在B上運(yùn)行該程序所需要的時鐘周期數(shù)為在A上的1.5倍。那么，機(jī)器B的時鐘頻率至少應(yīng)為（）能運(yùn)到所希望的要求。A.800MHzB.1.2GHzC.1.5GHzD.1.8GHz9、下列關(guān)于計(jì)算機(jī)操作的單位時間的關(guān)系中，正確的是（）。A.時鐘周期>指令周期>CPU周期B.指令周期CPU周期>時鐘周期C.CPU周期>指令周期>時鐘周期D.CPU周期>時鐘周期>指令周期10、下列關(guān)于同步總線的說法中，正確的有（）。I.同步總線一般按最慢的部件來設(shè)置公共時鐘II.同步總線一般不能很長III.同步總線一般采用應(yīng)答方式進(jìn)行通信IV.通常，CPU內(nèi)部總線、處理器總線等采用同步總線A.I，IIB.I，II，IVC.III，IVD.II，III，IV11、按數(shù)據(jù)傳送格式，總線常被劃分為（）。A.并行總線與串行總線B.同步總線與異步總線C.系統(tǒng)總線與外總線D.存儲總線與I/O總線12、下列不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)是（）。A.提高微程序的執(zhí)行速度B.提高微程序設(shè)計(jì)的靈活性C.縮短微指令的長度D.增大控制存儲器的容量13、單周期處理器中所有指令的指令周期為一個時鐘周期。下列關(guān)于單周期處理器的敘述中，錯誤的是（）。A.可以采用單總線結(jié)構(gòu)數(shù)據(jù)通路B.處理器時鐘頻率較低C.在指令執(zhí)行過程中控制信號不變D.每條指令的CPI為114、計(jì)算機(jī)的外部設(shè)備指（）A.輸入/輸出設(shè)備B.外存儲器C.輸入/輸出設(shè)備和外存儲器D.以上均不正確15、設(shè)一個磁盤盤面共有200個磁道，盤面總存儲容量60MB，磁盤旋轉(zhuǎn)一周的時問為25ms，每個磁道有8個扇區(qū)，各扇區(qū)之間有一間隙，磁頭通過每個間除需1.25ms。則磁盤通道所需最大傳輸率是（）。A.10MB/sB.60MB/sC.83.3MB/sD.20MB/s二、填空題16、計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用：_______傳送、_______傳送和_______、傳送。17、按照總線仲裁電路的位置不同，可分為________仲裁和________仲裁。18、為了解決多個_______同時競爭總線_______，必須具有_______部件。19、總線同步定時協(xié)議中，事件出現(xiàn)在總線的時刻由________信號確定，總線周期的長度是________的。20、廣泛使用的_______和_______都是半導(dǎo)體隨機(jī)讀寫存儲器，它們共同的缺點(diǎn)是_______21、指令字長度有______、______、______三種形式。22、存儲________并按________順序執(zhí)行，這是馮諾依曼型計(jì)算機(jī)的工作原理。23、不同機(jī)器有不同的_________RISC指令系統(tǒng)是_________指令系統(tǒng)的改進(jìn)。24、PCI總線采用_______仲裁方式，每一個PCI設(shè)備都有獨(dú)立的總線請求和總線授權(quán)兩條信號線與_______相連。25、RISC的中文含義是______，CISC的中文含義是______三、名詞解釋題26、特權(quán)指令：27、比特率：28、階碼：29、硬件向量法：四、簡答題30、說明總線結(jié)構(gòu)對計(jì)算機(jī)系統(tǒng)性能的影響。31、寬體存儲器有什么特點(diǎn)？32、DMA方式有什么特點(diǎn)？什么樣的I/0設(shè)備與主機(jī)交換信息時采用DMA方式，舉例說明。33、零地址指令的操作數(shù)來自哪里？？各舉一例說明。五、計(jì)算題34、設(shè)有主頻24MHz的CPU，平均每條指令的執(zhí)行時間為兩個機(jī)器周期，每個機(jī)器周期由兩個時鐘周期組成，試求：1）機(jī)器的工作速度。2）假如每個指令周期中有一個是訪存周期，需插入兩個時鐘周期的等待時間，求機(jī)器的工作速度。解：35、設(shè)浮點(diǎn)數(shù)字長為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)符），將十進(jìn)制數(shù)+13/128寫成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫出它在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。36、設(shè)主存容量為lMB，Cache容量為l6KB，每字塊有16個字，每字32位，且按字節(jié)編址。1）若Cache采用直接映射，試求主存地址字段中各段的位數(shù)。2）若Cache采用4路組相聯(lián)映射，試求主存地址字段中各段的位數(shù)。六、綜合題37、一個程序員在一臺字長為32位的計(jì)算機(jī)上，寫出下面的代碼，從計(jì)算機(jī)計(jì)算能力是否充分利用的角度來看，該代碼是否高效，如果高效請說明原因，如果還有缺點(diǎn)請指出，并提出解決方法并附上改進(jìn)后的代碼。（char為8位存儲空間，int為32位存儲空間）intcompare（char*A，char*B）if（A==B）returnstrlen（A）；intlen，i；if（strlen（A）>strlen（B））1en=strlen（A）；else1en=strlen（B）；for（i=0；i<len&&A[i]=B[i]；i++）；returni；38、在按字節(jié)編址的計(jì)算機(jī)M上，fl的部分源程序（陰影部分）與對應(yīng)的機(jī)器級代碼（包括指令的虛擬地址）如下：其中，機(jī)器級代碼包括行號、虛擬地址、機(jī)器指令和匯編指令。請回答下列問題（1）計(jì)算機(jī)M是RISC還是CISC，為什么？（2）fl的機(jī)器指令代碼共占多少字節(jié)，要求給出計(jì)算過程。（3）第20條指令cmp通過i減n-1實(shí)現(xiàn)對i和n-l的比較。執(zhí)行fl（0）過程中，當(dāng)i=0時，cmp指令執(zhí)行后，進(jìn)/借位標(biāo)志CF的內(nèi)容是什么？要求給出計(jì)算過程。（4）第23條指令shl通過左移操作實(shí)現(xiàn)了power*2運(yùn)算，在f2中能否也用shl指令實(shí)現(xiàn)power*2運(yùn)算？為什么？39、假設(shè)指令流水線分為取指令（IF）、指令譯碼/讀寄存器（ID）、執(zhí)行/有效地址計(jì)算（EX）、存儲器訪問（MEM）、結(jié)果寫回寄存器（WB）5個過程段。現(xiàn)有下列指令序列進(jìn)入該流水線。①ADDR1，R2，R；②SUBR4，R1，R5；③ANDR6，R1，R7；④ORR8，R1，R9；⑤XORR10，R1，R11；請回答以下問題：1）如果處理器不對指令之間的數(shù)據(jù)相關(guān)進(jìn)行特殊處理，而允許這些指令進(jìn)入流水線，試問上述指令中哪些將從未準(zhǔn)備好數(shù)據(jù)的R1寄存器中取到錯誤的數(shù)據(jù)？2）假如采用將相關(guān)指令延遲到所需操作數(shù)被寫回到寄存器后再執(zhí)行的方式，以解決數(shù)據(jù)相關(guān)的問題，那么處理器執(zhí)行該指令序列需占用多少個時鐘周期？

參考答案一、選擇題1、A2、C3、B4、D5、C6、C7、C8、D9、B10、B11、A12、D13、A14、C15、D二、填空題16、并行串行復(fù)用17、集中式分布式18、主設(shè)備控制權(quán)總線仲裁19、總線時鐘固定20、SRAMDRAM斷電后不能保存信息21、單字長半字長雙字長22、程序地址23、指令系統(tǒng)CISC24、集中式中央仲裁器25、精簡指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)三、名詞解釋題26、特權(quán)指令：改變執(zhí)行特權(quán)的指令，用于操作系統(tǒng)對系統(tǒng)資源的控制27、比特率：信息位傳輸速率，每秒鐘通過信道傳輸?shù)挠行畔⒘?。（傳的是信息?8、階碼：B4在浮點(diǎn)數(shù)據(jù)編碼中，表示小數(shù)點(diǎn)的位置的代碼。29、硬件向量法：硬件向量法就是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址。四、簡答題30、答：（1）最大存儲容量單總線系統(tǒng)中，最大內(nèi)存容量必須小于由計(jì)算機(jī)字長所決定的可能的地址總線。雙總線系統(tǒng)中，存儲容量不會受到外圍設(shè)備數(shù)量的影響（2）指令系統(tǒng)雙總線系統(tǒng)，必須有專門的I/0指令系統(tǒng)單總線系統(tǒng)，訪問內(nèi)存和I/0使用相同指令（3）吞吐量總線數(shù)量越多，吞吐能力越大31、答：寬體存儲器將存儲的位數(shù)擴(kuò)到多個字的寬度，訪問存儲器時可以同時對多個字進(jìn)行訪問，從而提高數(shù)據(jù)的吞吐率。32、答：由于主存和DMA接口之間有一條數(shù)據(jù)通路，因此主存和設(shè)備交換信息時，不通過CPU，也不需用CPU暫?，F(xiàn)行程序?yàn)樵O(shè)備服務(wù)，省去了保護(hù)現(xiàn)場和恢復(fù)現(xiàn)場，因此工作效率比程序中斷方式的效率高。適合于高速I/0或輔存與主存之間的信息交換。因?yàn)楦咚?/0設(shè)備若每次申請與主機(jī)交換信息時，都要等待CPU作出中斷響應(yīng)后再進(jìn)行，很可能因此使數(shù)據(jù)丟失。33、答：零地址指令的操作數(shù)來自ACC，為隱含約定。在一地址指令中，另一個操作數(shù)的地址通?？刹捎肁CC隱含尋址方式獲得。五、計(jì)算題34、1）主頻為24MHz的意思是每秒中包含24M個時鐘周期，又因?yàn)閳?zhí)行一條指令需要4個時鐘周期，故機(jī)器每秒可以執(zhí)行的指令數(shù)為24M/4=6M條（600萬條）。2）插入兩個時鐘周期，即執(zhí)行每條指令需要6個時鐘周期，故機(jī)器每秒可以執(zhí)行的指令數(shù)為24M/6=4M條，即400萬條。35、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000。定點(diǎn)數(shù)表示：x=0.0001101000。浮點(diǎn)數(shù)規(guī)格化表示：x=0.1101000000×2-11"。定點(diǎn)機(jī)中：[x]原=[x]補(bǔ)=[x]反=0.0001101000。浮點(diǎn)機(jī)中：[x]原=1，0011；0.1101000000。[x]補(bǔ)=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。36、解析：1）若Cache采用直接映射。由于每個字塊含有16個字（64B），且按字節(jié)編址，因此字塊內(nèi)的位數(shù)（塊內(nèi)地址位數(shù)）為6位。另外，由于Cache中含有256個塊（16KB/16×4B），因此字塊地址位數(shù)為8位。主存容量1MB，說明總位數(shù)為20位，因此主存字塊標(biāo)記位數(shù)為20-6-8=6位。主存的地址格式如下：2）若Cache采用4路組相聯(lián)映射。同理，塊內(nèi)地址位數(shù)為6位。由于采用4路組相聯(lián)映射，即每組4塊，因此一共有64組，即組號需要6位。很容易得到主存字塊標(biāo)記位數(shù)為20-6-6=8位。主存的地址格式如下：六、綜合題37、解析：本函數(shù)最主要的操作就是A[]=B]，但由于A]和B]都是char類型的，故每次用32位的運(yùn)算器來進(jìn)行char變量的比較，都是將char變量轉(zhuǎn)換為int類型后進(jìn)行比較的。這其實(shí)浪費(fèi)了運(yùn)算器3/4的運(yùn)算能力。所以改進(jìn)方法就是，一次比較連續(xù)的4個char變量，代碼如intcompare（char*a，char*B）if（A==B）returnstrlen（A）；int*a，*b；char*al，*b1；a=（int*）A；b=（int*）B；while（*a++==*b++）；a1=（char*）--a；b1=(char*)--b;while(*al++==*b1++);--b1;returnb1-B;}38、解析：（1）M為CISC。M的指令長短不一，不符合RISC指令系統(tǒng)特點(diǎn)。（2）fl的機(jī)器代碼占96B。因?yàn)閒l的第一條指令pushebp所在的虛擬地址為00401020H，最后一條指令ret所在的虛擬地址為0040107FH，所以，l的機(jī)器代碼長度為0040107FH-00401020H=60H=96B。（3）CF=1。cmp指令實(shí)現(xiàn)i