印刷品數(shù)字水印檢測器的實現(xiàn)

印刷品數(shù)字水印檢測器的實現(xiàn)

最近幾年，許多研究人員放棄了傳統(tǒng)密碼學的技術路線，嘗試用各種信號處理方法對聲像數(shù)據(jù)進行隱藏加密，并將該技術用于制作多媒體的"數(shù)字水印".數(shù)字水印(DigitalWatermark)技術是指用信號處理的方法在數(shù)字化的多媒體數(shù)據(jù)中嵌入隱蔽的標記，這種標記通常是不可見的，只有通過專用的檢測器或閱讀器才能提取。數(shù)字水印是信息隱藏技術的一個重要研究方向。本文采用高端CMOS圖像傳感器采集圖像，基于DCT變換和相關算法，結合可編程邏輯器件FPGA和數(shù)字信號處理器DSP,實現(xiàn)了印刷品數(shù)字水印的快速檢測。1基本原理1.1色彩空間的選擇本系統(tǒng)中含有數(shù)字水印的印刷品由計算機生成，通過激光打印機打印，再由CMOS傳感器采集。整個過程中，圖像信號經(jīng)歷了DAC變換和ADC變換，并且在不同設備上傳輸。為了保證圖像的失真最小，必須選擇一種獨立于設備的色彩空間來表示圖像。本系統(tǒng)采用CIE-XYZ色彩空間。XYZ顏色模型將彩色光表示為：C=X(x)+Y(y)+Z(z)其中，x、y、z是XYZ色彩空間的基色量，X、Y、Z為三色比例系數(shù)。1.2水印的添加和提取所要添加的水印信息可以是一段長度為n的由"-1"和"1"表示的二進制數(shù)碼{ki},如：-1-1-1-1-1-1-1-111111111-1-1-1-1-1-1-1-1.將ki與偽隨機序列M序列按位與，具體實現(xiàn)是ki序列長度取M序列長度的整數(shù)倍，從而得到一個具有良好自相關特性的序列，這就是水印hi.宿主圖像可以是任意一幅色彩豐富的彩色圖片。首先，將宿主圖像轉(zhuǎn)化為CIE-XYZ色彩空間方式，取出亮度分量，將其進行16×16DCT變換，選出每個塊的前10個較大的DCT系數(shù)Wi;然后將hi序列按照如下公式計算得到加有水印的DCT系數(shù)序列：Wi′=Wi(1+аhi)其中，a控制了水印的強度。最后對處理過的DCT系數(shù)進行反DCT變換后與圖像的另外兩個基色量合成并打印，即可得到添加了水印的圖像。水印的提取過程與水印的添加過程大體相反。為了保證圖像的大小與原圖相同，將一幅含有水印的印刷品在合適的燈光照明和適當?shù)奈锞嘞?，通過高端CMOS圖像傳感器及其外圍電路采集到存儲器，將圖像從RGB空間轉(zhuǎn)換為CIE-XYZ空間，提取其中的亮度分量;然后對其進行16×16DCT變換，選取前10個較大的DCT系數(shù)，用已知hi序列與之進行相關運算。由于經(jīng)M序列調(diào)制的hi具有很好的自相關特性，當圖像中含有水印時，相關運算的值超過一定的閾值即表示此圖像含有水印，反之則表示這幅圖片中不含有水印信息。通過上述方法，可以在需要受到保護的圖像中添加水印信息，然后用本論文闡述的機讀設備進行檢測，從而將不受保護的圖像檢測出來。對于含有水印信息圖像的復制印刷品，由于其水印能量被削弱，因此檢測得出的相關值偏低，也能將其淘汰。經(jīng)試驗得出，正品的相關值都在40%以上，而正品的復制品都在15%以下，不含水印信息的相同印刷品的相關值都在10%以下。數(shù)字水印系統(tǒng)原理如圖1所示。1.3算法在FPGA及DSP上的實現(xiàn)由于本文采用CMOS圖像傳感器所采集圖像的色彩空間屬于RGB空間，因此，必須先將其轉(zhuǎn)換為獨立于設備的CIE-XYZ空間，使后續(xù)處理得以繼續(xù)。FPGA(Field-ProgrammableGateArray)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。本文所采用的數(shù)字水印算法包含了圖像的2-DDCT運算，計算量極大。為了保證計算的實時性，本文采用具有并行處理結構的FPGA實現(xiàn)。首先改進2-DDCT算法，使之適合FPGA的并行處理，常用的方法是將二維運算轉(zhuǎn)化為兩次一維運算。因此，二維DCT運算可由兩個一維運算得到，并且，公式中的余弦值可以事先計算好并做為運算參數(shù)保存。一維運算的實現(xiàn)采用了DA(DistributedArithmetic)算法進一步提高運算速度，具體原理如下：

Ai(i=0,1,2,……，15)表示某一行某一像素的亮度值，xk表示余弦變換的多項式系數(shù)。對于式(8)，宜采用16個相同的模塊進行并行運算，所得結果為Z0,Z1,Z2,……，Z15,然后將Zy帶入式(4)，進行與上一步相同的運算，得出DCT系數(shù)的值。以上運算用按位與運算和加法運算，可以避免對乘法器資源的占用，而且可以用FPGA中的查找表(LUT)實現(xiàn)。在電路設計上可采用乒乓操作分時復用一維運算模塊，以提高