FPGA總線橋接在特種計算機(jī)中的應(yīng)用設(shè)計

FPGA總線橋接在特種計算機(jī)中的應(yīng)用設(shè)計本文針對特種計算機(jī)的多接口、微型化特點，以FPGA為核心將總線橋接技術(shù)應(yīng)用于特種計算機(jī)設(shè)計中，不僅完成計算機(jī)電源控制功能，而且以一顆主芯片實現(xiàn)多接口的傳輸應(yīng)用，節(jié)約PCB布局面積，節(jié)省整機(jī)空間。該應(yīng)用包含以太網(wǎng)、UART、USB以及CAN總線等多種接口，設(shè)計靈活、穩(wěn)定性高。近年來，特種計算機(jī)的特點逐漸朝著抗惡劣環(huán)境、高性能、高可靠、多接口、微型化趨勢發(fā)展。其中，計算機(jī)多接口特點的實現(xiàn)通常采用多個專用芯片來完成板載設(shè)計以及使用多個專用擴(kuò)展卡來完成擴(kuò)展設(shè)計，該種設(shè)計不僅與微型化相矛盾而且會產(chǎn)生整機(jī)內(nèi)部空間擁擠、制作工序復(fù)雜、穩(wěn)定性低等缺點。本文針對特種計算機(jī)的多接口、微型化特點提出基于FPGA的總線橋接在特種計算機(jī)中的應(yīng)用，即使用FPGA設(shè)計總線橋接技術(shù)來替代傳統(tǒng)的接口轉(zhuǎn)接芯片或多擴(kuò)展卡來完成多接口設(shè)計，同時將計算機(jī)上電管理模塊集成在FPGA內(nèi)部實現(xiàn)，該應(yīng)用對于板載接口可以節(jié)約PCB布局面積，對于擴(kuò)展設(shè)計則能節(jié)省設(shè)備空間布局，能夠在保證穩(wěn)定性的基礎(chǔ)上實現(xiàn)計算機(jī)的多接口、微型化特點。

1FPGA概述FPGA，即現(xiàn)場可編程門陣列(FieldProgrammableGateArrays)，是一種可編程使用的數(shù)字邏輯器件，用戶以根據(jù)自身需求改變其配置信息來實現(xiàn)相應(yīng)的設(shè)計功能，來滿足系統(tǒng)設(shè)計需求。FPGA器件在可編程、集成度、性能和可靠性上都比傳統(tǒng)數(shù)字電路要優(yōu)越。通過編程設(shè)計來完成器件內(nèi)部邏輯功能配置，既能減少電路設(shè)計工作量又可以將電路設(shè)計中的信號質(zhì)量、空間布局等都集成在芯片內(nèi)部，在保證效果的同時提高工作效率，增加靈活性[1]。目前，F(xiàn)PGA在市場中已經(jīng)越來越多的被使用在數(shù)字系統(tǒng)設(shè)計中，且該技術(shù)可以將半導(dǎo)體發(fā)展過程中低功耗、高頻率、低成本等特點完全體現(xiàn)。未來，F(xiàn)PGA的特點將集中表現(xiàn)為高規(guī)模、高集成度、高性能、低價格。當(dāng)前主流FPGA芯片提供商為Xilinx、Altera、Lattice、Actel、Atmel等，前兩者市場占有率在60%以上，而ACTEL主要涉及軍品和宇航級市場。本文采用Xilinx品牌系列產(chǎn)品，將FPGA芯片的高集成度、高性能等特點使用在計算機(jī)接口擴(kuò)展應(yīng)用上，既能保證接口數(shù)量和性能，又能節(jié)省設(shè)備結(jié)構(gòu)空間布局，同時具有設(shè)計靈活等顯著特點。2FPGA總線橋接在特種計算機(jī)中的應(yīng)用在特種計算機(jī)設(shè)計中因客戶的特殊應(yīng)用環(huán)境不同，決定了特種計算機(jī)的多接口特點，在面向主流應(yīng)用中，采用專用芯片來實現(xiàn)多接口的方式價格昂貴、占用PCB面積大，設(shè)計不靈活，本文涉及應(yīng)用以FPGA邏輯橋接為核心，使用模塊化設(shè)計方案，以FPGA+接口芯片的方式實現(xiàn)不同接口的通信。在FPGA部分，包括外部接口單元、PCIE接口單元、邏輯橋接單元以及計算機(jī)電源管理單元，四個邏輯單元均集成在FPGA內(nèi)部，對于計算機(jī)系統(tǒng)，F(xiàn)PGA芯片以DMA模式掛接在PCIE總線下，其為PCIE橋設(shè)備。電源管理單元將計算機(jī)電源時序控制以及系統(tǒng)部分信號控制集成在FPGA內(nèi)部，該單元與接口通信為相互獨(dú)立功能單元。如圖1為整個系統(tǒng)結(jié)構(gòu)框圖。圖1FPGA總線橋接應(yīng)用示意圖2.1邏輯橋接單元

如圖2所示在該部分主要以邏輯控制為核心，在數(shù)據(jù)通信中，F(xiàn)PGA內(nèi)部設(shè)計局部總線實現(xiàn)PCI-E到各接口的邏輯橋接，每一個接口模塊都掛接在該局部總線上，邏輯橋接模塊通過地址線、數(shù)據(jù)線、控制信號線（包括讀寫信號線和片選信號線）與各接口模塊通信，各個接口模塊的內(nèi)部分為頂層邏輯控制模塊和接口處理模塊。頂層控制模塊負(fù)責(zé)完成相應(yīng)接口協(xié)議與局部總線協(xié)議的轉(zhuǎn)化，接口處理模塊負(fù)責(zé)完成FPGA與外部接口的數(shù)據(jù)傳輸。通過協(xié)議轉(zhuǎn)換以及局部總線橋接完成PCIE與各接口模塊的信號通信。圖2邏輯橋接單元2.2PCIE接口單元

PCIE接口單元為FPGA與計算機(jī)系統(tǒng)通信的通道，也是接口數(shù)據(jù)傳輸?shù)耐ǖ?，該單元為由FPGA內(nèi)部PCIE硬核層和PCIE軟核（IP核）構(gòu)成，通過例化硬核和編寫應(yīng)用層邏輯，即可直接使用FPGA廠家提供的IP核實現(xiàn)PCIE端點(Endpoint)設(shè)備功能，利用系統(tǒng)PCIE總線將設(shè)備和計算機(jī)系統(tǒng)進(jìn)行鏈?zhǔn)紻MA高速數(shù)據(jù)傳輸[2]。該過程主要完成PCIE協(xié)議的解析，在將解析后的信號數(shù)據(jù)通過邏輯控制模塊轉(zhuǎn)換協(xié)議后存放于局部總線緩沖器，待進(jìn)一步與對