CMOS譯碼器設(shè)計(jì)與HSPICE仿真

《集成電路設(shè)計(jì)》課程設(shè)計(jì)報(bào)告基于HSPICE的晶體管級(jí)電路設(shè)計(jì)與仿真題目：CM0S2-4譯碼器設(shè)計(jì)與HSPICE仿真學(xué)院專業(yè)班級(jí)學(xué)生姓名指導(dǎo)教師提交日期TOC\o"1-5"\h\z一、 設(shè)計(jì)目的 1二、 設(shè)計(jì)要求和設(shè)計(jì)指標(biāo) 1三、 設(shè)計(jì)內(nèi)容 1CM0S2-4譯碼器原理及電路設(shè)計(jì) 1門級(jí)設(shè)計(jì) 1門的CMOS實(shí)現(xiàn) 2仿真結(jié)果與分析 5四、 總結(jié) 7五、 主要參考文獻(xiàn) 10路設(shè)計(jì)課程設(shè)計(jì)報(bào)告路設(shè)計(jì)課程設(shè)計(jì)報(bào)告一、 設(shè)計(jì)目的熟悉《數(shù)字集成電路設(shè)計(jì)》課程，學(xué)習(xí)Hspice軟件的使用，以及.sp文件的編寫，進(jìn)一步理解掌握CMOS設(shè)計(jì)組合邏輯電路與時(shí)序邏輯電路的基本知識(shí)，繼而熟練地運(yùn)用半導(dǎo)體集成電路知識(shí)。二、 設(shè)計(jì)要求和設(shè)計(jì)指標(biāo)（1） 了解C2M0S主從正沿觸發(fā)寄存器的電路結(jié)構(gòu)、電路原理；（2） 了解電路具體參數(shù)，包含的晶體管數(shù)目、晶體管尺寸、連線情況等；（3） 利用HSPICE軟件，編寫.sp文件;（4） 仿真該sp文件，得出描述電路性能的函數(shù)圖線、波形等參數(shù)；（5） 在具體的軟硬件實(shí)驗(yàn)環(huán)境中，進(jìn)行設(shè)計(jì)模擬、仿真和調(diào)試，解決設(shè)計(jì)調(diào)試中的具體問題；得出結(jié)論，并完成設(shè)計(jì)。三、 設(shè)計(jì)內(nèi)容CM0S2-4譯碼器原理及電路設(shè)計(jì)門級(jí)設(shè)計(jì)譯碼器是組合邏輯電路的一個(gè)重要器件，把代碼狀態(tài)的特定含義“翻譯”出來(lái)的過程叫做譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號(hào)，以表示其原來(lái)含義的電路。而CM0S2-4譯碼，是將其輸入的兩位二進(jìn)制代碼“00”“01”“10”“11”進(jìn)行翻譯，從而控制電路的輸出線路，實(shí)現(xiàn)四路譯碼的過程。其真值表如圖表1所示：ABY0Y1Y2Y3集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告￥3￥3000111011011101101111110圖表1由圖表1可以得到CM0S2-4譯碼器的布爾表達(dá)式為:Y0=ABY1二Y1二AB丫3丫3二AB從而可以得到CM0S2-4譯碼器門級(jí)設(shè)計(jì)的電路圖，如圖表2：Y0Y1Y2

Y0Y1Y2圖表2這樣，通過兩個(gè)非門和四個(gè)與非門就可以實(shí)現(xiàn)如圖表1中的真值表所示的邏輯功能。門的CMOS實(shí)現(xiàn)由圖表2,通過兩個(gè)非門和四個(gè)與非門就可以實(shí)現(xiàn)CMOS2-4譯碼器的邏輯功能，所以現(xiàn)在的關(guān)鍵問題就是如何利用CMOS實(shí)現(xiàn)非門和與非門。非門即CMOS反相器，可以通過一個(gè)PMOS和一個(gè)NMOS來(lái)實(shí)現(xiàn)，如圖表3所示:圖表3圖表3雙輸入與非顧以通過兩個(gè)串聯(lián)的NMOS構(gòu)成的下拉網(wǎng)絡(luò)和帯并聯(lián)的PMOS構(gòu)成的上拉網(wǎng)絡(luò)來(lái)組成，電路圖如圖表4所示，其實(shí)現(xiàn)的邏輯功能為OUT二

圖表5由此可以得到CM0S2-4譯碼器的總電路圖如圖表5所示。綜上所述，CM0S2-4譯碼器共使用了兩個(gè)CMOS反相器、四個(gè)CMOS與非門，總共20個(gè)晶體管，NM0S與PMOS各占10個(gè)，充分體現(xiàn)了CMOS上拉網(wǎng)絡(luò)與下拉網(wǎng)絡(luò)之間的對(duì)偶特性。根據(jù)上圖的各個(gè)節(jié)點(diǎn)及晶體管特性，編寫.sp文件如下：^encoder*Parametersandmodels?optionspost=2list^SimulationnetistMl2MPL二2uw二12uM20MNL=2uw=8uM32MPL二2uw二12uM40MNL=2uw=8uM5Y0122MPL=2uw=12uM6Y0322MPL=2uw=12uM7Y0144MNL=2uwMl2MPL二2uw二12uM20MNL=2uw=8uM32MPL二2uw二12uM40MNL=2uw=8uM5Y0122MPL=2uw=12uM6Y0322MPL=2uw=12uM7Y0144MNL=2uw二8uM8MNL二2uw二8uM9Y12MPL二2uw=12uMIOY12MPL=2uw=12uMilY1155MNL二2uw二8u路設(shè)計(jì)課程設(shè)計(jì)報(bào)告路設(shè)計(jì)課程設(shè)計(jì)報(bào)告=￡3=0903=0SD9+=oao9=HSM=0dlSl+=SSN+=jjhnii+=sjn=vagiwi+=lx=xvwa=vnaa=iiHon+=dxnn=on=iHd=viwo+=<W=01A9H-=9QSN+0I-399S=X01二(HS=I8A9I)SOWddK12Q0W*(U0乙u0T090)HsnndoqqA(u0Iu9090)ssnado&ba3Q02QQAng二處n乙二］nN61Wnng二處n乙二］nN61Wn聾二處n2z=qJJ\81WZIWng“n乙二］nN9TW9IWng二處n乙二］ng皿n2=qnN9IW旱聊44騏討激44魏瀏印樂竜+MJ=CJSW=MJSW=PB=.MODELMNNMOS(LEVEL=2LD=T0X=365E-10+NSUB=+16VTO=KP=+GAMMA二PHI=U0=UEXP=+UCRIT=128615DELTA=VMAX=XJ=+LAMBDA=NFS二+12NEFF=1+NSS二+12TPG=RSH=CGDO=+CGSO=CGBO二CJ=+MJ=CJSW=MJSW=PB=^stimulus?tranInlOOn.PRINTtranV(a)V(b)V(YO)v(Yl)v(Y2)v(Y3)?end在上述文件中，輸入為V(a),V(b),輸出為V(YO),v(Yl),v(Y2),v(Y3),對(duì)這些量進(jìn)行瞬態(tài)分析，即可通過觀察波形特點(diǎn)來(lái)得到仿真結(jié)果。仿真結(jié)果與分析集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告集成電 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告匸怎X80審匸怎X80審2”nW?.?X：陽(yáng)馬B!尬畔專嚀絞m圖表6通過使A、B端輸入不同周期、不同脈沖寬度的脈沖來(lái)使得A端和B端擁有交錯(cuò)的邏輯電平，進(jìn)而可以通過仿真來(lái)驗(yàn)證CM0S2-4譯碼器的邏輯功能是否正確。在圖表6中，由上至下的波形分別為A、B、YO、Yl、Y2、Y3的不同波形，通過同一時(shí)刻對(duì)應(yīng)的邏輯關(guān)系可以得到圖表1中真值表的邏輯數(shù)值。由仿真圖形可以看到，在輸入脈沖的邊沿容易出現(xiàn)比其他位置更大幅度的毛刺，主要是由于時(shí)鐘邊沿電平在上升和下降時(shí)經(jīng)歷的過渡區(qū)導(dǎo)致電壓不夠平穩(wěn)。因此我們?cè)诜抡鏁r(shí)修改了脈沖的上升和下降時(shí)間，圖表6、7、8分別顯示了脈沖上升和下降時(shí)間為，和時(shí)Y0的輸出波形:

徑■al邂1創(chuàng)劃?I、?\?)..**??1r. e? n? r%. od4咧,]1 ■◎?■dm I 1 J-圖表6tr二tf二 I 1 J-圖表6tr二tf二圖表7tr二tf二圖表8tr=tf=由圖表6、7、8可以看出，當(dāng)tr和tf較小時(shí)，波形的毛刺也會(huì)隨之減小。在tr=tf=時(shí)，波形走形比較嚴(yán)重，毛刺也較明顯，對(duì)輸出結(jié)果的影響也會(huì)比較大。因而消除毛刺對(duì)于數(shù)字集成電路設(shè)計(jì)起著非常重要的作用。四、總結(jié)（一）課程設(shè)計(jì)過程中遇到的問題及解決方法：1、 首先，由于數(shù)字集成電路設(shè)計(jì)這門課程結(jié)束已經(jīng)有一段時(shí)間，因而我們對(duì)書中的知識(shí)點(diǎn)不夠熟悉，比如晶體管尺寸的選取和設(shè)定，工藝的標(biāo)準(zhǔn)輸入電壓值為等等，導(dǎo)致了我們?cè)谧鲭娐吩O(shè)計(jì)以及仿真波形時(shí)出現(xiàn)了一些與此相關(guān)的問題（在仿真分析中已提到，在此不贅述），好在我們及時(shí)閱讀課本，找到了出現(xiàn)問題的原因及解決方案，使課程設(shè)計(jì)能夠最終完成。2、 對(duì)于此次課程設(shè)計(jì)來(lái)說(shuō)，我認(rèn)為一個(gè)很大的障礙就是sp文件的編寫。由于我們以前沒怎么接觸過hspice軟件，以及類似的編程，在學(xué)習(xí)以往課程時(shí)借助的工具通常與Hspice區(qū)別較大，有的用verilog語(yǔ)言在FPGA上實(shí)現(xiàn)，如quartusll,或是直接繪制出電路圖在軟件中仿真，如EWB和multisim軟件,sp文件的編寫與以實(shí)現(xiàn)頂層設(shè)計(jì)為主要目的的前兩者區(qū)別較大，是以器件為一個(gè)模塊，需調(diào)用元件參數(shù)，考慮信號(hào)隨時(shí)間的微小變化，器件的尺寸、參數(shù)（如晶體管的寬長(zhǎng)比、閾值電壓等等），而不是單純地將器件用理想導(dǎo)線集成電路設(shè)計(jì)課程設(shè)計(jì)報(bào)告冬胞工建大總集成電路設(shè)計(jì)課程設(shè)計(jì)報(bào)告冬胞工建大總 路設(shè)計(jì)課程設(shè)計(jì)報(bào)告路設(shè)計(jì)課程設(shè)計(jì)報(bào)告連接即可，需要考慮的因素較多，編程的難度相對(duì)較大。因此我們借助于網(wǎng)上下載的一些hspice教程，仔細(xì)研讀，了解了很多語(yǔ)句的功能，例如：一些重要的輸入電路描述語(yǔ)句及其一般形式：結(jié)束語(yǔ)句(.END)一般形式：.END〈comment〉，它是結(jié)束語(yǔ)句整體的一部分。若一個(gè)HSPICE輸入文件包含有兒個(gè)HSPICE的運(yùn)行，則每一個(gè)HSPICE運(yùn)行的最后都要加上.END語(yǔ)句。注釋語(yǔ)句一般形式：*<commentonalinebyitself>是用戶對(duì)程序運(yùn)算和分析時(shí)加以說(shuō)明的語(yǔ)句。在列出輸入程序時(shí)會(huì)打印出來(lái)，但不參與模擬分析。該語(yǔ)句可放在輸入文件標(biāo)題語(yǔ)句以后的任意位置加以注釋。電源描述語(yǔ)句本次課程設(shè)計(jì)選擇的電源為脈沖源。脈沖源的一般形式為：PULSE<(>VIV2<td<tr<tf<pw<per??<)>或：PU<(><V1V2<td<tr<tf<pw<per??<)>其中：VI:脈沖源開始前的初始值V2:脈動(dòng)值td:第一個(gè)脈沖開始前的延遲時(shí)間，缺省值為tr:脈沖上升時(shí)間，缺省值為TSTEPtf:脈沖下降時(shí)間，缺省值為TSTEPpw:脈沖寬度，缺省值為TSTEPper:脈沖周期，缺省值為TSTEP半導(dǎo)體器件描述語(yǔ)句本次課程設(shè)計(jì)用到的半導(dǎo)體器件為mos場(chǎng)效應(yīng)管?！阈问剑篗XXXndngns<nb>mname<L=val><W=val>+<AD=val><AS=val><PD=val><PS=val><NRD=val>+<NRS=val><RDC=val><RSC=val><OFF>+<IC=vds,vgs,vbs><M=val><DTEMP=val><GEO=val>+<DELVTO=val>或MXXXndngns<nb>mnamelvalwval...或.OPTIONWLMXXXndngns<nb>mnamewvallval其中：MXXX:MOSFET元件名，必須以“M”開頭，后面最多跟15個(gè)字符的字符串。ng,ns,nd:分別是MOSFET的柵、源和漏的節(jié)點(diǎn)名。nb:MOSFET襯底節(jié)點(diǎn)名，它可以通過模型語(yǔ)句中的BULK參數(shù)來(lái)加以定義。mname:MOSFET的模型參考名這是集成電路設(shè)計(jì)中非常關(guān)鍵的部分，合適的晶體管參數(shù)可以使電路的性能大大提高。（4）模型描述語(yǔ)句（.MODEL語(yǔ)句）模型語(yǔ)句的一般形式是：?MODELmnametype<pramel^vallpname2=val2???>其中：mname模型參考名、元件必須靠這個(gè)名字來(lái)指明所要參考的模型。type用來(lái)選擇模型類型。pnamel-用來(lái)設(shè)置模型參數(shù)名。模型參數(shù)名必須是相應(yīng)模型中存在的參數(shù),未給定的參數(shù)名和值就由程序中的缺省值代替。模型參數(shù)值由圓括號(hào)內(nèi)參數(shù)表中的參數(shù)值給出。每個(gè)獨(dú)立參數(shù)之間用空格或逗號(hào)分隔，續(xù)行前要加”+”號(hào)。小結(jié)：通過對(duì)程序的學(xué)習(xí)，我們對(duì)數(shù)字集成電路設(shè)計(jì)這門課程有了更深入的以及更具實(shí)踐性的了解。（二）課程設(shè)計(jì)實(shí)驗(yàn)心得：數(shù)字集成電路設(shè)計(jì)是一門比較復(fù)雜的課程，與我們?cè)诖蠖r(shí)曾學(xué)過的《數(shù)字電路與邏輯設(shè)計(jì)》相比，其討論對(duì)象主要在門級(jí)以下，增加了對(duì)集成電路設(shè)計(jì)方面更細(xì)致、更全面、更準(zhǔn)確的思考與討論，如對(duì)器件的復(fù)雜性，一個(gè)數(shù)字器件并不只是單純的0和1等等，互聯(lián)線的寄生效應(yīng)等諸多因素。而本課程的課程設(shè)計(jì)無(wú)疑加強(qiáng)鞏固了對(duì)課程的理解和學(xué)習(xí)，通過軟件的仿真，使得理論與實(shí)踐能夠更好地相聯(lián)系。Hspice是一種常見的Spice仿真軟件。Spice是SimulationProgramwithIntegratedCircuitEmphasis的縮寫，是一種功能強(qiáng)大的通用模擬電路仿真器,已經(jīng)具有兒十年的歷史了，該程序是美國(guó)加利福尼亞大學(xué)伯克利分校電工和計(jì)算科學(xué)系開發(fā)的，主要用于集成電路的電路分析程序。比較常見的Spice仿真軟件冇Hspice、Pspice、Spectre>Tspice、SmartSpcie、IsSpice等，雖然它們的核心算法雷同，但仿真速度、精度和收斂性卻不一樣，其中以Synopsys公司的Hspice和Cadence公司的Pspice最為著夕i。Hspice是事實(shí)上的Spice工業(yè)標(biāo)準(zhǔn)仿真軟件，在業(yè)內(nèi)應(yīng)用最為廣泛，它具有精度高、仿真功能強(qiáng)大等特點(diǎn)，但它沒有前端輸入環(huán)境，需要事前準(zhǔn)備好網(wǎng)表文件，不適合初級(jí)用戶，主要應(yīng)用于集成電路設(shè)計(jì)；Pspice是個(gè)人用戶的最佳選擇，具有圖形化的前端輸入環(huán)境，用戶界面友好，性價(jià)比高，主要應(yīng)用于PCB板和系統(tǒng)級(jí)的設(shè)計(jì)。HSPICE采用了最精確的、經(jīng)過驗(yàn)證的集成電路器件模型庫(kù)和先進(jìn)的仿真和分析算法，提供了一個(gè)高精度的電路仿真環(huán)境。隨著集成電路的兒何尺寸不斷變小