計算機組成原理試題B4

本科生期末試卷（四）一、選擇題（每小題1分，共15分）1運算器的核心功能部件是（）。B數(shù)A據(jù)總線BALU狀態(tài)條件寄存C器通D用寄存器2某單片機字長32位，其存儲容量為4MB。若按字編址，它的尋址范圍是（A）。A1MB4MBC4MD1MB3某SRAM芯片，其容量為1M×8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（D）。A20B28C30D324雙端口存儲器所以能進(jìn)行高速讀/寫操作，是因為采用（D）。A高速芯片新B型器件流C水技術(shù)兩D套相互獨立的讀寫電路5單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（）。A堆棧尋址方式隱C含尋址方式立B即尋址方式間D接尋址方式6為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C）。用A程序計數(shù)器PC來產(chǎn)生后繼用B微程序計μPC來產(chǎn)生后繼微指令地址數(shù)器微指令地址通C過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址通D過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址7微程序控制器中，機器指令與微指令的關(guān)系是（B）。每A一條機器指令由一條微指令來執(zhí)行

每B一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行一C段機器指令組成的程序可由一條微指令來執(zhí)行一D條微指令由若干條機器指令組成8CPU中跟蹤指令后繼地址的寄存器是（C）。地A址寄存器程B序計數(shù)器指C令寄存器通D用寄存器9某寄存器中的數(shù)值為指令碼，只有CPU的（A）才能識別它。指A令譯碼器判B斷程序微C指令時D序信號10為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（B）。通A用寄存器堆B棧主C存外D存11采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（C）的時間。指A令周期機B器周期存C儲周期總D線周期12將IEEE1394串行標(biāo)準(zhǔn)接口與SCSI并行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的項是（）D。A前者數(shù)據(jù)傳輸率高B前者數(shù)據(jù)傳送的實時性好C前者使用6芯電纜，體積小前D者不具有熱插拔能力13下面陳述中，不屬于虛存機制要解決的問題項是（D）。A調(diào)度問題地B址映射問題C替換與更新問題擴D大物理主存的存儲容量和字長14進(jìn)程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D）。

A被選中占有處理機時間B等待某一事件發(fā)生C等待的事件已發(fā)生時D間片已用完15安騰處理機的一組指令中，可以并行執(zhí)行的指令是（）。AId8r1=[r3]Baddr6=r8,r9CSUBr3=r1,r4Daddr5=r3,r7二、填空題（每小題2分，共20分）1計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（）級、（）級。2十進(jìn)制數(shù)在計算機內(nèi)有兩種表示形式：（）形式和（）形式。前者主要用在非數(shù)值計算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運算。3一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（）和（）兩種表示方法。4對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾，計算機采用多級存儲體系結(jié)構(gòu)，即（）、（）、（）。5高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（）、（）、（）。6一個較完善的指令系統(tǒng)，應(yīng)當(dāng)有（）、（）、（）、（）四大類指令。7機器指令對四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括（）型數(shù)據(jù)、（）型數(shù)據(jù)、（）型數(shù)據(jù)、（）型數(shù)據(jù)。8CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是（），指示下一條指令地址保存算術(shù)邏輯運算結(jié)果的寄存器是（）和（）。的寄存器是（），9虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實現(xiàn)（）保護(hù)。10安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（）代碼，避免了錯誤預(yù)測分支而付出的代價。

三、簡答題（每小題8分，共16分）1PCI總線中三種橋的名稱是什么？簡述其功能。2安騰處理機采用的6種增強并行性功能的技術(shù)措施是什么？四、證明題（12分）設(shè)|x|(2-1)，|y|(2-1)，|x+y|(2-1)﹤﹤﹤nnn求證：[x]+[y]=[x+y](mod)2n+1補補補五、計算題（10分）設(shè)存儲器容量為64M字，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進(jìn)行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？六、分析題（12分）一種二進(jìn)制RS型32位的指令結(jié)構(gòu)如下：其中OP為操作碼字段，X為尋址模式字段，D為偏移量字段，其尋址模式定義為有效地址E算法及說明列表如下：請寫出6種尋址方式的名稱。七、設(shè)計題（15分）的CPU數(shù)據(jù)通路如圖1所示。運算器中RR為通用寄存器，DR為數(shù)據(jù)緩沖～03寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR表示讀出R寄存器，SR表示寫入R寄存器。0000機器指令“LDA(R3),R0”實現(xiàn)