PCB板內(nèi)阻抗測(cè)試需求與技術(shù)

#圖4Coupon測(cè)試波形圖5板內(nèi)測(cè)試波形2.3.3測(cè)試數(shù)據(jù)對(duì)比序號(hào)項(xiàng)目Coupon板內(nèi)1測(cè)試值119.19114.62119.17115.313119.30115.244119.27114.715119.26114.416平均值119.238114.8547偏差4.384表1Coupon與板內(nèi)阻抗測(cè)試數(shù)值對(duì)比從圖4、圖5以及表1數(shù)據(jù)來看，板內(nèi)阻抗與Copon阻抗波形雖然差異不大,但測(cè)試數(shù)值卻存在偏差，偏差數(shù)值的大小與測(cè)試板的不同而不同。3板內(nèi)阻抗測(cè)試需求與阻礙3.1板內(nèi)阻抗測(cè)試需求3.1.1隨著當(dāng)前線路板朝高密度、高多層、小體積的方向發(fā)展，客戶對(duì)阻抗控制要求越來越嚴(yán)格，控制精度要求也越來越高，例如精度要求小于±5%。板內(nèi)阻抗與Coupon阻抗存在的偏差可能會(huì)超岀控制精度要求，而且控制精度要求越高，采用Coupon評(píng)估阻抗的風(fēng)險(xiǎn)就越大。3.1.2無論是PCB板的生產(chǎn)商還是高速電路設(shè)計(jì)者、制造者都希望能對(duì)PCB板內(nèi)的真實(shí)高速差分走線直接進(jìn)行TDR測(cè)試，獲得最準(zhǔn)確的特征阻抗信息。3.2板內(nèi)阻抗測(cè)試的阻礙阻礙板內(nèi)阻抗測(cè)試的主要原因有以下兩個(gè)：難以找到差分TDR探頭的接地點(diǎn)，高速PCB設(shè)計(jì)人員不會(huì)在設(shè)計(jì)高速差分走線時(shí)在走線的末端(即芯片引腳)附近放置固定間距的接地點(diǎn)。差分走線的末端(即芯片的引腳或金手指或焊盤)間距是多變的，必需要一個(gè)間距可調(diào)的差分探頭來實(shí)現(xiàn)探測(cè)。板內(nèi)阻抗測(cè)試技術(shù)4.1TDR的基本原理階躍脈沖發(fā)生器發(fā)出一個(gè)快上升沿的階躍脈沖。同時(shí)接收模塊采集反射信號(hào)的時(shí)域波形。如果被測(cè)件的阻抗是連續(xù)的，則信號(hào)沒有反射，如果有阻抗的變化，就會(huì)有信號(hào)反射回來。根據(jù)反射回波的時(shí)間可以判斷阻抗不連續(xù)點(diǎn)距接收端的距離，根據(jù)反射回來的幅度可以判斷相應(yīng)點(diǎn)的阻抗變化。圖3TDR原理示意圖4.2常用阻抗模型圖4奇模和偶模阻抗

圖5差分和共模阻抗對(duì)于比較常見的差分阻抗來說，測(cè)試中只需要2個(gè)幅度相同.方向相反的階躍信號(hào)即可，不需要接地，其采用的是虛擬接地，支持這種板內(nèi)差分阻抗測(cè)試的阻抗機(jī)型有泰克、安捷倫和愛思達(dá)。其它類型阻抗必須接地。4?3虛擬地的原理由于差分走線和差分信號(hào)是平衡的，差分信號(hào)的中心電壓點(diǎn)和地平面是等電勢(shì)的,因此在使用差分階躍信號(hào)進(jìn)行差分TDR測(cè)試時(shí)，只要保證探針A和探針B共地即無需與DUT之間接地。圖6虛擬地原理需要注意的是:探針A和探針B必須要共地，如下圖是可調(diào)探頭的共地圖。

圖7泰克、安捷倫、愛思達(dá)可調(diào)共地探頭由圖7可知，探針A和探針B需要完好共地，如果共地不良或共地連接線斷掉都不能進(jìn)行測(cè)試，測(cè)試前必須認(rèn)真檢査共地是否良好。4.3板內(nèi)阻抗測(cè)試注意事項(xiàng)4.3.1所選用的特性阻抗測(cè)試儀必須支持板內(nèi)阻抗測(cè)試功能。4.3.2需配備可調(diào)探頭，可調(diào)間距一般要求在0?5?3mm之間，可滿足不同測(cè)試點(diǎn)的需求。4.3.3差分測(cè)試前必須檢測(cè)信號(hào)針是否良好共地。4.3.4間距過小的測(cè)試過程中探針與測(cè)試點(diǎn)必須穩(wěn)定接觸?？偨Y(jié)通過以上論述和測(cè)試對(duì)比，結(jié)論概括如下：Coupon與板內(nèi)阻抗測(cè)試值存在偏差，這種偏差主要由阻抗線的走線環(huán)境、位置、工藝有關(guān)。隨著阻抗控制精度要求的提高，越來越多的客戶要求進(jìn)行板內(nèi)阻抗測(cè)試，這是阻抗測(cè)試發(fā)展的需求。板內(nèi)差