上海工程技術(shù)大學(xué)微機原理與接口技術(shù)yp第5章存儲器原理與接口

第5章存儲器原理與接口主要內(nèi)容

存儲器分類

多層存儲結(jié)構(gòu)

主存儲器和存儲控制

8086系統(tǒng)的存儲器組織

存儲器接口舉例

1.按構(gòu)成存儲器的器件和存儲介質(zhì)分

用來制作存儲器的物質(zhì)稱為介質(zhì)。三種：

存儲器的分類磁表面存儲器和磁芯存儲器半導(dǎo)體存儲器

光盤存儲器一、存儲器分類

2.按存取方式分三種：

隨機存儲器RAM(RandomAccessMemory)只讀存儲器ROM(ReadOnlyMemory)讀寫存儲器順序存取存儲器（SAM）和直接存取存儲器（DAM）串行訪問存儲器SAS(SerialAccessStorage)如磁帶如光盤，磁盤

可讀可寫、斷電丟失正常只讀、斷電不丟失ROM－常駐軟件（如BIOS）內(nèi)存區(qū)；RAM－其余的內(nèi)存區(qū)。

3.按在計算機中的作用分三種：

主存儲器(內(nèi)存):是內(nèi)部存儲器，用于保存正在使用或經(jīng)常使用的程序和數(shù)據(jù)，如系統(tǒng)軟件、系統(tǒng)參數(shù)以及正在運行的軟件和數(shù)據(jù)。內(nèi)存其速度快、容量小、每位價格高，目前主要采用半導(dǎo)體存儲器，CPU可以直接

訪問，一般為RAM。

高速緩存---用在兩個不同工作速度的部件之間，在交換信息時起緩沖作用，一般稱之為Cache。輔助存儲器(外存)

:海量存儲器，外存用來存放當前暫時不用的程序和數(shù)據(jù)。CPU不能直接用指令對外存儲器進行讀/寫操作，如要執(zhí)行外存儲器存放的程序，必須先將該程序由外存儲器調(diào)入內(nèi)存儲器。在微機中常用硬磁盤、軟磁盤和磁帶作為外存儲器。――外存只與內(nèi)存交換信息，而不能被CPU直接訪問。外存由順序編址的“塊”所組成。外存的容量大（海量存儲器），但由于它多數(shù)是機－電裝置所構(gòu)成，所以工作速度較慢。

而外存其速度慢、容量大、每位價格低。4.從器件原理來分：雙極型和MOS型

半導(dǎo)體存儲器的優(yōu)點：容量大、成本低、功耗小、體積小、存儲速度快、使用方便，且擴容和維護靈活。本章介紹采用半導(dǎo)體存儲器及其組成主存的方法

雙極型RAM特點是存取速度快，但集成度低，且功耗大。MOS型：速度慢、集成度高、功耗低。詳細分類，請看圖示半導(dǎo)體存儲器只讀存儲器ROM隨機存取存儲器RAMMOS型RAM雙極型RAM動態(tài)RAM靜態(tài)RAM（SRAM）掩膜式ROM可編程ROM(PROM)可擦除編程ROM(EPROM)電可擦除編程ROM(E2PROM)半導(dǎo)體存儲器分類表半導(dǎo)體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）詳細展開，注意對比讀寫存儲器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失

按存儲單元的結(jié)構(gòu)和生產(chǎn)工藝的不同，可構(gòu)成下面幾種ROM。（1）掩膜式ROM

這種ROM在制作集成電路時，用定做的掩膜進行編程（未金屬化的位存“1”；否則存“0”）。

它的每個存儲元件由單管構(gòu)成，因此集成度較高。但它的編程只能由器件制造廠在生產(chǎn)時定型，即一旦制作完畢，其內(nèi)容就固定了，用戶自己無法操作編程。由于其使用可靠，大量生產(chǎn)成本很低，所以當產(chǎn)品已被定型而大批量生產(chǎn)時可選擇使用它。只讀存儲器PC機啟動過程：由BIOS（ROM）中的程序進行系統(tǒng)初始化和自檢由BIOS中的引導(dǎo)程序?qū)⒉僮飨到y(tǒng)程序從外存中調(diào)入內(nèi)存（RAM）。進入操作系統(tǒng)界面，然后由操作者將應(yīng)用程序調(diào)入內(nèi)存運行。（2）PROM

允許用戶根據(jù)需要編寫其中的內(nèi)容，但只允許編程一次。信息一旦寫入便永久固定，不能再改變。（3）EPROM

擦除信息時要從電路上取下，置于紫外線或X光下照射十幾分鐘，才能將芯片上的信息全部擦除，然后在專用的編程器上將新的信息寫入（寫入之前應(yīng)確保芯片是全“1”狀態(tài)）。EPROM頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1編程就是將某些單元寫入信息0（4）E2PROM

擦除信息時，不需要將芯片從電路板上拔下，而是直接用電信號進行擦除，對其編程也是在線操作，因此改寫步驟簡單。（5）閃存閃爍存儲器（Flash）是一種新型半導(dǎo)體存儲器，是一種電可擦除、可重寫的非易失性的存儲器。屬于EEPROM，即是通過電的方式進行擦除和重寫。與E2PROM相比，但掉電后還可以保持10年左右。Flash具有非易失性、可靠性、高速度、大容量、擦寫靈活的特點，是目前被應(yīng)用得最多的一種存儲器，如U盤、MP3、數(shù)字相機、數(shù)字攝像機、BIOS等。它具有更高的性價比，且體積小、功耗低，使用方便，這幾方面綜合起來的優(yōu)勢是目前其它半導(dǎo)體存儲器技術(shù)所無法比擬的。FlashMemory應(yīng)用需要：存取速度快、存儲容量大、價格/位低。但由于技術(shù)的或經(jīng)濟的方面原因，存儲器的這些特性往往是相互矛盾、相互制約的。用一種存儲器很難同時滿足這些要求。為了發(fā)揮各種不同類型存儲器的長處，避開其弱點，應(yīng)該把他們合理地組織起來，這就出現(xiàn)了存儲系統(tǒng)層次結(jié)構(gòu)的概念。

*存儲系統(tǒng)的層次結(jié)構(gòu)：

存儲體系:存儲器一般指存儲信息的硬件器件，存儲體系（系統(tǒng)）是指由各具特色、不同類型的存儲器構(gòu)成相互依存、相互支持的多個層次，以及與此相關(guān)的軟、硬件。單一品種的存儲器不能同時滿足計算機系統(tǒng)的各項要求，而存儲體系可以較好地做到統(tǒng)籌兼顧，充分發(fā)揮整體優(yōu)勢。二、多層存儲結(jié)構(gòu)

金字塔結(jié)構(gòu)：金字塔結(jié)構(gòu)

寄存器Cache內(nèi)部存儲器磁盤存儲器磁帶存儲器光盤存儲器微機存儲體系的分層結(jié)構(gòu)M0M1M2微機存體系的分層結(jié)構(gòu)寄存器Cahe內(nèi)部存儲器磁盤存儲器磁帶存儲器光盤存儲器M0M1M2

內(nèi)存用來存放CPU當前要運行的程序和數(shù)據(jù)，CPU可直接用指令對內(nèi)存進行讀/寫；外存用來存放CPU當前暫時不用的程序和數(shù)據(jù)，CPU不能直接用指令對外存進行讀/寫。

通過軟、硬件的結(jié)合，內(nèi)存和外存統(tǒng)一成了一個整體，由內(nèi)存和外存形成一個存儲層次。從整體來看，它解決了存儲器的大容量和低成本之間的矛盾。

在現(xiàn)代微機中同時采用內(nèi)存-外存和Cache-內(nèi)存這兩種存儲層次，構(gòu)成了“Cache-內(nèi)存-外存”三級存儲系統(tǒng)。這三級存儲系統(tǒng)的形成滿足了現(xiàn)代微機對存儲系統(tǒng)在速度、容量及價格上的要求。

在CPU寄存器和內(nèi)存中間設(shè)置高速緩存（Cache）是解決存取速度的重要方法，它構(gòu)成了高速緩存與內(nèi)存間的一個存儲層次。從CPU的角度看，它解決了速度與成本之間的矛盾?？蓪⒄麄€存儲系統(tǒng)看成三級：高速緩存主存（內(nèi)存）外存（輔存）也可看成兩個二級系統(tǒng)：①高速緩存－主存（一級）②主存－外存（一級）請注意：這兩個二級存儲系統(tǒng)各自的基本功能是不相同的；前者：提高CPU訪問存儲器的速度；后者：彌補主存容量的不足。注意除采用磁、光原理的輔存外，其它存儲器主要都是采用半導(dǎo)體存儲器本章介紹采用半導(dǎo)體存儲器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）（1）容量指存儲器能存儲的二進制數(shù)的位數(shù)。它一般用能存儲的字數(shù)乘以字長表示，即

存儲容量=存儲單元數(shù)(字數(shù))×字長（位數(shù)）單位：bit1、存儲器性能指標三、主存儲器和存儲控制注意:從芯片的規(guī)格可知其容量

4K1存儲單元數(shù)字長,即一個存儲單元的位數(shù)如：存儲容量＝1024

×4（位），指一個芯片內(nèi)有1024個存儲單元，每個存儲單元放4位二進制數(shù)。

存儲芯片的容量=芯片的單元數(shù)×每個單元的位數(shù)。如：存儲容量＝1024

（字）×4（位），指一個芯片內(nèi)有1024個存儲單元，每個存儲單元放4位二進制數(shù)。

存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：

芯片的存儲容量＝2N×MN：芯片的地址線根數(shù)

M：芯片的數(shù)據(jù)線根數(shù)位(bit)存儲單元地址00000H00001H00002H00003H……FFFFFH存儲體

存儲器

微機中的存儲器是以字節(jié)(8位)字節(jié)為單位，也就是說總認為一個字節(jié)是“基本”的字長地址引角數(shù)有關(guān)-2N輸入/輸出數(shù)據(jù)線引角數(shù)有關(guān)—相等。存儲單元N存儲體N-1

微機中的存儲器幾乎都是以字節(jié)(8位)進行編址的，也就是說總認為一個字節(jié)是“基本”的字長所以常常只用可能存儲的字節(jié)數(shù)即存儲單元數(shù)來表示存儲容量計算:有N根地址線，存儲器容量為

2NB如：8086CPU有20根地址線，可尋址的存儲單元1MB，內(nèi)存容量就為1MB

尋址的存儲單元8位，一個字節(jié)（2）存取時間指存數(shù)的寫操作和取數(shù)的讀操作占用的時間，一般在芯片外殼的標注上以ns為單位給出存取時間參數(shù)。（3）功耗指每個單元所耗的功率單位為微瓦

/單元。也有給出每塊芯片總功率的，單位為毫瓦/芯片。

存取時間和功耗兩項指標的乘積為速度、功率乘積，是一項重要的綜合指標。（4）電源指芯片工作時所需的電源種類。有的芯片只要單一的+5v，有的需要多種電源才能工作。可靠性

可靠性是指存儲器對電磁場及溫度等變化的抗干擾性，用平均無故障時間來度量，一般為幾千小時以上。其它指標體積小、重量輕、價格便宜、使用靈活是微型計算機的主要特點及優(yōu)點，所以存儲器的體積大小、功耗、工作溫度范圍、成本高低等也成為人們關(guān)心的指標。

2、主存儲器的基本操作

主存儲器的基本操作就是指CPU對主存儲器的一次訪問：讀或?qū)?，非讀即寫，也稱存取。存儲器與CPU連接主要是地址總線、數(shù)據(jù)總線和控制線的連接。CPUCPU內(nèi)存容量：2k字地址總線k位數(shù)據(jù)總線n位字長n位readwriteCPU與內(nèi)存連接示意圖

CPU對存儲器的讀/寫操作首先是向其地址線發(fā)出地址信號，然后向控制線發(fā)讀/寫信號，最后在數(shù)據(jù)線上傳送數(shù)據(jù)信息。在這種連接中，地址的連接必須滿足對芯片所分配的地址范圍的要求。

CPU發(fā)出的地址信號必須實現(xiàn)兩種選擇：首先對存儲器芯片的選擇，使相關(guān)芯片的片選端有效，稱之為片選；然后在選中的芯片內(nèi)部再選擇某一存儲單元，稱之為字選。片選信號和字選信號均由CPU發(fā)出的地址信號經(jīng)譯碼電路產(chǎn)生。

存取操作3.主存儲器基本組成（1）存儲體（3）地址譯碼電路（2）外圍電路－－讀/寫（I/O）電路與控制電路其功能是根據(jù)輸入的地址編碼，選中芯片內(nèi)某個特定的單元。它是用來存儲信息的模塊，是由許多存儲元件按一定規(guī)則排列而成的矩陣。存儲體讀寫放大器輸入/輸出緩沖器地址譯碼器控制電路地址緩沖器數(shù)據(jù)線OEWECS存儲器的組成框圖ABDBA14K*1位存儲器二維地址譯碼示意圖DB

地址輸入緩沖器X地址譯碼器0,00,6363,063,63……Y地址譯碼器I/O電路X0X63A0A2A3A4A5A7A11DDDY0Y63A6A8A9A10輸入/輸出緩沖控制電路R/WCS...............典型的RAM示意圖地址輸入緩沖器存儲矩陣64×64＝4KD芯片的規(guī)格

256K1存儲單元數(shù)（字）字長,即一個存儲單元的位數(shù)存儲體芯片注意:從芯片的規(guī)格可知其容量多字一位片;稱位結(jié)構(gòu)，如512K×1多字多位片;稱字結(jié)構(gòu)，如256K×4存儲體存儲芯片的容量=芯片的單元數(shù)×每個單元的位數(shù)。如：存儲容量＝1024

（字）×4（位），指一個芯片內(nèi)有1024個存儲單元，每個存儲單元放4位二進制數(shù)。

存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：

芯片的存儲容量＝2N×MN：芯片的地址線根數(shù)

M：芯片的數(shù)據(jù)線根數(shù)以靜態(tài)RAM（SRAM）為例

靜態(tài)RAM的基本存儲單元電路通常由6個MOS管子（T1~T

6）組成。

T1,T3及T2,T4兩個NMOS反相器交叉耦合組成雙穩(wěn)態(tài)觸發(fā)器。基本存儲電路

它用來存儲1位二進制信息(0或1)，

它是組成存儲器的基礎(chǔ)。

下圖為MOS六管靜態(tài)存儲元電路圖:

行選線x

譯碼線(I/O)外部數(shù)據(jù)定義:若T1導(dǎo)通而T2截止,存入信息為0;若T1截止而T2導(dǎo)通,存入信息為1T8字線……列選線譯碼線T7(I/O)外部數(shù)據(jù)ABT6Vcc＋5vT3T4T1T2T5D位線D位線DA點的電平高低分別代表1或0

觸發(fā)器概念觸發(fā)器是能夠?qū)崿F(xiàn)記憶功能的元件，各種時序電路通常都是由觸發(fā)器構(gòu)成。觸發(fā)器具有兩個穩(wěn)定狀態(tài)，有一個或兩個輸出端，接通電源后兩個輸出端就有相異的狀態(tài)，而且當輸入端加上觸發(fā)信號時，輸出會發(fā)生反轉(zhuǎn)，故稱為觸發(fā)器。觸發(fā)信號取消后，觸發(fā)器保持原狀態(tài)不變，直到重新輸入觸發(fā)信號時發(fā)生變化，具有記憶功能，可構(gòu)成計數(shù)器、寄存器和存儲器。單元存儲電路工作原理T3、T4兩個MOS管持續(xù)導(dǎo)通，用作“負載電阻”；2.T1、T2是工作管，兩個MOS管“背靠背”連接，它們的狀態(tài)相反；3.由T1、T2、T3、T4組成的存儲電路有兩種穩(wěn)定狀態(tài)0，1；4.沒有外來信號影響時，存儲電路的狀態(tài)保持不變；5.(T5，T7)，(T6，T8)控制單元存儲電路與外部的連通，它們受行線X和列線Y控制。靜態(tài)存儲器用雙穩(wěn)態(tài)觸發(fā)器存儲信息，一旦電壓消失，原存儲的狀態(tài)同時消失，再次上電時，原來的信息不能恢復(fù)。主要缺點有兩個：由于靜態(tài)RAM基本存儲電路中包含的管子數(shù)目比較多，所以芯片容量較??；由于兩個交叉耦合的管子T1、T2總有一個處于導(dǎo)通狀態(tài)，所以會持續(xù)地消耗功率，使得SRAM功耗較大。主要優(yōu)點是：無需進行刷新，因此簡化了外部電路。

靜態(tài)RAM的特點靜態(tài)RAMSRAM的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結(jié)構(gòu)”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個地址列選擇信號數(shù)據(jù)輸入/輸出線行（字）選擇信號QC單管動態(tài)RAM基本存儲電路動態(tài)RAM通常由單管組成Cd三管DRAM四管DRAM動態(tài)RAMDRAM的基本存儲單元是單個場效應(yīng)管MOS及其極間電容必須配備“讀出再生放大電路”進行刷新每次同時對一行的存儲單元進行刷新每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣DRAM一般采用“位結(jié)構(gòu)”存儲體：每個存儲單元存放一位需要8個存儲芯片構(gòu)成一個字節(jié)單元每個字節(jié)存儲單元具有一個地址DRAM的刷新

由于DRAM是以MOS管柵極和襯底間的電容上的電荷來存儲信息的，而MOS管柵極上的電荷會因漏電而泄放，所以存儲單元中的信息只能保持若干毫秒。為此，要求在1~3ms中周期性地刷新存儲單元，而DRAM本身不具備刷新功能，必須附加刷新電路。刷新是指將存儲單元的內(nèi)容重新按原樣設(shè)置一遍，而不是將所有單元都清零。地址譯碼有兩種工作方式：單譯碼方式---將地址編碼的全部位用一個譯碼器進行譯碼，也稱字結(jié)構(gòu)。雙譯碼方式---將地址編碼平分為兩部分，用兩個譯碼器分別進行譯碼，也稱復(fù)合譯碼結(jié)構(gòu)。這樣方式可大大簡化芯片的設(shè)計。地址譯碼器地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)A1X地址譯碼器1,11,3232,132,32……Y地址譯碼器1，0X1X32A6DDDY1Y32A5A7A8A9A3A0A2A4...............存儲矩陣32×32D雙譯碼存儲電路行X譯碼32行×32列構(gòu)成1024個單元列Y譯碼和I/O控制A0A1A2A3A4X1X2X31X32Y1Y2Y32數(shù)據(jù)輸入數(shù)據(jù)輸出R/WCEA9A8A7A6A5雙譯碼結(jié)構(gòu)（32行×32列組成的矩陣）

例：已知某存儲器芯片規(guī)格為1K×8，試比較內(nèi)部采用兩種不同地址譯碼方式時，使用譯碼器驅(qū)動線的多少。解：芯片為1K×8，即地址輸入線數(shù)目n=10，則單譯碼方式地址譯碼驅(qū)動線數(shù)目=2n=210=1024。雙譯碼方式取X向、Y向各n/2=5位譯碼，X向（Y向）地址譯碼驅(qū)動線數(shù)目為2n/2=25=32條。雙譯碼方式地址譯碼驅(qū)動線數(shù)目為2n/2+2n/2=32+32=64。兩者相比，雙譯碼時地址驅(qū)動線的數(shù)目減少到單譯碼的1/16。

讀/寫---由讀/寫放大器和數(shù)據(jù)寄存器組成，是數(shù)據(jù)輸入、輸出的通道。控制電路---對存儲器的讀/寫操作進行控制。當存儲器進行讀/寫操作時，CPU要發(fā)出RD或WR及產(chǎn)生片選信號CS，用來對存儲芯片進行選擇。外圍電路－－讀/寫電路與控制電路

1.8086系統(tǒng)中存儲器組成特點

8086CPU的地址總線有20條，它的存儲器是以字節(jié)為存儲單元組成的，每個字節(jié)對應(yīng)一個唯一的地址碼，所以具有1MB(地址范圍00000H～FFFFFH)的尋址能力。

8086CPU數(shù)據(jù)總線16位，與8086CPU對應(yīng)的1MB存儲空間可分為兩個512KB(524288B)的存儲體。其中一個存儲體由奇地址的存儲單元(高字節(jié))組成，另一個存儲體由偶地址的存儲單元(低字節(jié))組成。前者稱為奇地址的存儲體，后者稱為偶地址的存儲體。四、8086系統(tǒng)的存儲器組織D8~D15奇地址存儲器SELA18~A0D7~D0偶地址存儲器SELA18~A0數(shù)據(jù)總線DB7~DB0數(shù)據(jù)總線DB15~DB8BHE地址總線A19~A1A08086系統(tǒng)存儲器組成原理圖D7~D08086存貯器的高低位存儲器的選擇

2.8086cpu與存儲器的接口

8086最小模式系統(tǒng)存儲器的接口

8086CPU存儲器子系統(tǒng)AD15~AD0RDM/IOA19~A0ALEBHEWRDT/RDEN3、接口設(shè)計一些問題存儲芯片與CPU總線的連接，還要考慮具體問題：CPU的總線負載能力CPU能否帶動總線上包括存儲器在內(nèi)的連接器件CPU總線時序和存儲芯片的存取速度配合CPU能否與存儲器的存取速度相配合存儲器地址分配和片選問題總線驅(qū)動CPU的總線驅(qū)動能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動

時序配合分析存儲器的存取速度是否滿足CPU總線時序的要求如果不能滿足：考慮更換芯片總線周期中插入等待狀態(tài)TW五、存儲器接口舉例五、存儲器接口舉例1、R0M擴展電路規(guī)格有：

2716容量2KB，地址線11根2732容量4KB，地址線12根

27系列EPROM271627328位型號與字數(shù)有直接關(guān)系27后邊的數(shù)除以8是以KB為單位的容量外形頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1編程就是將某些單元寫入信息028An－1.。..A0..地址線An－1.。..A0..地址線D7.。..D0..數(shù)據(jù)線VppVccGND電源線控制線OECS常用的存儲器管腳：地址線、數(shù)據(jù)線、讀寫線和片選總線電源部分編程電壓VPPVCC,GND控制部分片選CS讀寫OE邏輯圖O0~O7A0A10地址輸入數(shù)據(jù)輸出2K×8ROM27160E讀控制線CS2716（2K×8）EROM片子的符號表示控制線VppA12A7A6A5A4A3A2A1A0O0O1O2GNDVCCA14A13A8A9A11OEA10CS/PGMO7O6O5O4O3

27256ROM12356789101112131415161718192042122232425262728存儲容量為32kB（32K×8）28個引腳：15根地址線A14～A08根數(shù)據(jù)線O7～O0片選CS/編程PGM讀寫OE編程電壓VPP電源Vcc地GNDEPROM芯片27256

設(shè)計一個ROM擴展，容量為32K字，地址從

00000H開始。(注：只讀存儲器都是16位操作)

第一步：選芯片及其片數(shù)

27256EPROM（32KB=32K×8

）所以需15根地址線，8根數(shù)據(jù)線

預(yù)設(shè)計容量32K字＝32K×2B=64KB

所以選擇2片

例5-1第二步：存儲器芯片與CPU的連接存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線存儲芯片的數(shù)據(jù)線

27256EPROM（32K×8）有8根數(shù)據(jù)線：

一片與CPU數(shù)據(jù)線低8位連接，即D0-D7另一片與CPU數(shù)據(jù)線高8位連接，即D8-D15設(shè)計64KBROM的地址范圍00000H0FFFFH全0全100000000地址范圍A15～A0A19A18A17A16最小地址號最大地址號存儲芯片的地址線

而27256EPROM（32K×8）有15根地址線，A14～A0，分別對應(yīng)CPU地址線A15～A1。

存儲芯片的片選端

門電路譯碼A19A18A17A16YM/IO組合邏輯存儲芯片的讀寫控制線RD與OE連A1A0F0F1F2F3A0Y0Y1存儲器地址分配問題：在進行存儲器與CPU的連接前，首先要確定內(nèi)存容量的大小，并選擇存儲器芯片容量的大小。在配置內(nèi)存時，往往要選擇若干個存儲器芯片才能達到容量要求。存儲器地址分配問題是指選擇好的存儲器芯片如何同CPU有效地連接，并有效地尋址。在由多個存儲器芯片組成的內(nèi)存中，大多是通過譯碼器實現(xiàn)存儲器地址分配的。2片27256(32K×8)芯片組成64KBROM存儲器A15A1D15D8D7D0CPURDA14~A0CSD7~D0A14~A027256EPROMCSGNDEPROM1EPROM2D7~D027256EPROMOEOEM/IOA16A19A17A18第三步繪接口電路操作舉例MOVBX，0000HMOVDS，BX；CPU執(zhí)行如下指令，ROM的過程？MOVAX，[0000]五、存儲器接口舉例2、RAM擴展電路規(guī)格有：

6116容量2KB，地址線11根6264容量4KB，地址線12根61、62系列SRAM

6116（2K×8）

6264（8K×8）

62256（32K×8）等型號與容量有直接關(guān)系61/62后邊的數(shù)除以8是以KB為單位的容量SRAM芯片6264存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1、CS2讀寫WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615存儲容量為32KB28個引腳：15根地址線A14～A08根數(shù)據(jù)線D7～D0片選CS讀寫OE電源VCC,VssSRAM芯片62256A14A12A7A6A5A4A3A2A1A0I/O0I/O1I/O2VSSVCCWRA13A8A9A11OEA10CSI/O7I/O6I/O5I/O4I/O3

62256RAM12356789101112131415161718192042122232425262728

設(shè)計一個RAM擴展，容量為32K字，地址從

10000H開始,采用62256芯片。解：第一步：選芯片及其片數(shù)芯片－62256RAM（32K×8）

256/8=32KB15根地址線，8根數(shù)據(jù)線預(yù)設(shè)計容量32K字＝32K×2B=64KB,

需2片

例5-2存儲芯片的數(shù)據(jù)線一片為偶片與CPU數(shù)據(jù)線低8位連接，即D0-D7另一片奇片與CPU數(shù)據(jù)線高8位連接，即D8-D15第二步：存儲器芯片與CPU的連接設(shè)計64KBRAM的地址范圍10000H1FFFFH全0全100010001地址范圍A15～A0A19A18A17A16最小地址號最大地址號存儲芯片的地址線

62256RAM（32K×8）有15根地址線，A14～A0，分別對應(yīng)CPU地址線A15～A1。

存儲芯片的片選端

門電路譯碼A19A18A17A16組合邏輯YM/IOM/IOA16A19A17A18A0BHE存儲芯片的讀寫控制線芯片OE與系統(tǒng)的RD讀命令線相連當芯片被選中、且讀命令有效時，存儲芯片將開放并驅(qū)動數(shù)據(jù)到總線芯片WR

與系統(tǒng)的WR寫命令線相連當芯片被選中、且寫命令有效時，允許總線數(shù)據(jù)寫入存儲芯片64KBRAM接口電路A15A1D15D8D7D0CPUA14~A0D7~D0A14~A062256RAMD7~D062256RAMM/IOA16A19A17A18CSCSGNDOEOEWRWRA0BHERDWR低位地址－片內(nèi)尋址高位地址－片選A14～A0A19～A15區(qū)分：操作舉例MOVBX，0001HMOVDS，BX；CPU執(zhí)行如下指令，RAM的過程？MOV[0001]，AX

存儲器系統(tǒng)設(shè)計是將所選芯片與確定的地址空間聯(lián)系起來，即將芯片中的存儲單元與實際地址一一對應(yīng)，通過尋址對存儲單元進行讀/寫。每個存儲器芯片都有一定數(shù)量的地址輸入端，用來接收CPU輸出的地址信號。CPU的地址輸出信號到底能尋址到哪一個芯片的哪一存儲單元則由地址譯碼器來確定。因此，譯碼器在CPU尋址時所起的作用十分重要。譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器74LS139

常用的3:8譯碼器74LS138

常用的4:16譯碼器74LS154三－八譯碼器74LS138-地址譯碼器地址譯碼器用來產(chǎn)生片選信號，74LS138是常用的地址譯碼器。74LS138地址譯碼器是一個“8”中取一的二進制譯碼器，又稱三－八（3:8）譯碼器。作為存儲器或I/0端口的地址譯碼器。138譯碼器真值表輸入CBA

輸出

Y0Y1Y2Y3Y4Y5Y6Y70000010100111001011101110111111110111111110111111110111111110111111110111111110111111110三－八譯碼器74LS138功能表74LS138連接示例G1G2BG2ACBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A1610000~1FFFF10000~1FFFF30000~3FFFF20000~2FFFF50000~5FFFF40000~5FFFF70000~7FFFF60000~6FFFFA0BHEA16A19A17A18M/IOY0Y1Y2Y3Y4Y5Y6Y7G2BG2ACBAG110000~1FFFF74LS13810000H1FFFFH全0全100010001地址范圍A15～A0A19A18A17A16最小地址號最大地址號A15A1D15D8D7D0A14~A0D7~D062256RAMRDCSOEWRA14~A062256RAMD7~D0CSOEWRWRA0