集成電路版圖設(shè)計(jì)項(xiàng)目化教程（第2版）習(xí)題與答案04-第1至4章練習(xí)題2與答案

填空題集成電路版圖是一組[A]的圖形，各層版圖對(duì)應(yīng)[B]。 相互套合|不同工藝步驟版圖設(shè)計(jì)者要熟悉[A]條件和器件物理，并且要對(duì)[B]的工作原理有一定了解。 工藝|電路全定制設(shè)計(jì)和半定制設(shè)計(jì)相比，[A]設(shè)計(jì)的自動(dòng)化程度更高。 半定制設(shè)計(jì)DRC中文含義是[A]。 設(shè)計(jì)規(guī)則驗(yàn)證EDA的含義是：[A]。 電子設(shè)計(jì)自動(dòng)化linux系統(tǒng)中用于輸入命令的窗口叫[A]。 terminal虛擬機(jī)中l(wèi)inux系統(tǒng)連接本地windows磁盤的路徑是[A]。/mnt/hgfs/Dlinux中命令輸完以[A]結(jié)尾。 空格cadence的啟動(dòng)命令是[A]。 icfbcadence主界面的英文縮寫是[A]。 CIWCIW中的warning字體以[A]色表示，存在warning設(shè)計(jì)操作仍可進(jìn)行。 黃CIW中若出現(xiàn)[A]則必須要做出相應(yīng)處理后操作方可進(jìn)行。 error版圖上判斷MOS管的圖形特征是[A]。 多晶和有源區(qū)交疊加大MOS管尺寸的效果是可以提高[A]。 提高版圖精度二、真假題數(shù)字集成電路由CMOS器件構(gòu)成，模擬集成電路由雙極型器件構(gòu)成。 否數(shù)?；旌霞呻娐樊a(chǎn)品以Bi-CMOS產(chǎn)品居多 是設(shè)計(jì)相同電路的版圖，全定制設(shè)計(jì)通常比半定制設(shè)計(jì)占用更多面積。 否標(biāo)準(zhǔn)單元版圖其主要是用于大規(guī)模數(shù)字集成電路版圖的自動(dòng)布局布線。 是CadenceSE主要用于集成電路版圖自動(dòng)布局布線 是版圖設(shè)計(jì)所用的圖形工作站的硬件架構(gòu)和普通電腦基本一樣。 否通常公司工作站服務(wù)器用于存放cadence軟件，PC服務(wù)器用于存放chiplogic軟件。 是xmanager軟件是用于PC訪問unix服務(wù)器操作的。 是關(guān)閉linux系統(tǒng)可以直接點(diǎn)擊右上方的叉來關(guān)閉。 否虛擬機(jī)中的文件若轉(zhuǎn)存到本地windows下需要轉(zhuǎn)換格式。 否linux系統(tǒng)中terminal中所輸入的命令都是小寫。 是vi編輯器進(jìn)去編輯模式可以用insert進(jìn)行插入編輯 是當(dāng)cadence啟動(dòng)完成后，terminal不再使用，可以直接關(guān)閉。 否cadence的主界面不僅用來選取操作菜單，也是主要信息顯示界面。 是名為schematic的視圖代表的是該單元的版圖 否添加已有庫(kù)的界面需要先進(jìn)入librarypatheditor后才能進(jìn)入。 是刪除庫(kù)中單元需要先進(jìn)入librarypatheditor后才能進(jìn)行刪除操作。 否方塊電阻越大的材料制備的電阻阻值越大。 否所有多晶電阻不管圖形如何變化，其方塊電阻阻值都不變。 否若用于信號(hào)耦合雙多晶電容比MOS電容更為合適。 是二極管版圖通常做成環(huán)狀的原因是為了使電流流向比較均勻 是通常三極管版圖圖形比二極管版圖圖形要多一環(huán) 是P型增強(qiáng)型MOS管當(dāng)柵極加上正向偏壓后溝道出現(xiàn)，MOS管導(dǎo)通。 否版圖中MOS管溝道長(zhǎng)度等于多晶的寬度。 否版圖中串聯(lián)MOS管的連接可以采用直接合并有源區(qū)來進(jìn)行連接。 是版圖中并聯(lián)MOS管的連接通常采用叉指方式進(jìn)行連接。 是簡(jiǎn)答題版圖設(shè)計(jì)中電阻的圖形為何常用S型或蛇形？ 答：通過圖形形狀來增加電阻值簡(jiǎn)述集成電路再分析的一般流程 答：1、芯片解剖拍照；2、版圖網(wǎng)表提?。?、輸入cadence中為何