DSP+FPGA實現(xiàn)定位數字信號處理模塊

DSP+FPGA實現(xiàn)定位數字信號處理模塊1系統(tǒng)的硬件設計對于主動定位系統(tǒng).水下目標的合作聲信標發(fā)射的信號頻率可達100kHz，因此為了滿足工程應用所需的測量精度，信號處理模塊的采樣頻率應不小于500kHz。但是由于主動定位系統(tǒng)是在統(tǒng)一的同步時序下工作的，因此每個處理模塊只要獲得接收信號相對同步信號的時延即可，也就是說，每個處理模塊只需進行一路接收信號與不同發(fā)射信號的時延估計。而對于被動定位系統(tǒng)，目標輻射噪聲的頻率范圍主要位于100Hz～2kHz，因此信號處理模塊的采樣頻率不小于10kHz就可以滿足要求。但是由于被動定位系統(tǒng)沒有統(tǒng)一的同步時序，因此只能通過估計不同接收信號的相對時延來進行目標的方位估計，也就是說，每個處理模塊所需進行處理的接收信號不小于2個通道。深入分析主/被動定位方法的信號體制及相應的處理方法可知，主動定位系統(tǒng)所需的信號處理模塊的硬件規(guī)模和性能要求較高，因此信號處理模塊的硬件設計以主動定位系統(tǒng)的性能指標為主、兼顧被動定位系統(tǒng)的指標要求。1.1模塊的硬件功能及組成本文設計的數字信號處理模塊的主要技術指標包括：1)輸入模擬信號：通道數為3路，信號幅度為-10～10V，頻率為100Hz～30kHz;2)通訊接口：RS422口及RS232接口各1個，自定義的通用IO口16位;3)輸出模擬信號：通道數為2路，信號幅度為-10～10V;4)LCD顯示屏：彩色觸摸屏;5)運算能力：實時進行水下目標定位。

根據水下定位系統(tǒng)的功能需求和上述的指標要求，采用基于DSP+FPGA的硬件架構進行數字信號處理模塊的設計，如圖1所示。其中FPGA實現(xiàn)系統(tǒng)的時序控制、各種接口轉換、數字信號預處理(如FIR濾波、FFT運算)，而DSP實現(xiàn)系統(tǒng)的副本相關或互相關、包絡檢波等信號處理任務;這樣既充分利用了FPGA的高度并行性和實時性，又充分使用了DSP的信號處理能力，使系統(tǒng)結構靈活、通用性強、運算能力強度，具有較好的工程應用參考價值。1.2硬件系統(tǒng)的主要器件選型1.2.1信號處理器數字信號處理(DigitalSignalProcessing，DSP)的主要任務是完成水下目標的方位估計。因此選擇DSP時首先考慮它的運算能力，在滿足運算速度要求的前提下，要求DSP的功耗小、外圍電路設計簡單，軟件開發(fā)容易。目前可供選擇的DSP很多，包括TI公司的C2000系列、C5000系列、C6000系列，AD公司的BlackFin系列、SHARC系列、TigerSHARC系列等等，每款DSP都有其不同的特點。針對本文設計的定位系統(tǒng)，綜合考慮各因素，選用TI公司的TMS320VC5509A作為系統(tǒng)的DSP。TMS320VC5509A是一款16位定點DSP，其片內的128Kx16bitSRAM空間可滿足算法的存儲空間需求;內核200MHz的時鐘頻率可滿足系統(tǒng)的實時性要求;4個外部存儲器片選信號便于通過FPGA，實現(xiàn)DSP與其他在板外設的數據交流和通信;5個外部中斷輸入可滿足外部設備對DSP的突發(fā)請求。1.2.2FPGA現(xiàn)場可編程門陣列(FieldProgrammableGateArray，F(xiàn)PGA)的功能是實現(xiàn)系統(tǒng)的時序控制，并完成外部設備與DSP的接口轉換，同時為了提高系統(tǒng)的實時性，實現(xiàn)定位系統(tǒng)的數字信號預處理，因此本文的FPGA選擇主要考慮FPGA的片內存儲器容量、乘法器數量、宏單元數量、性價比及開發(fā)的方便性等。目前可供選用的FPGA很多，根據定位系統(tǒng)的具體需求和研發(fā)人員的開發(fā)經驗，選用Altera公司的EP2C35F484作為系統(tǒng)的FPGA，用于實現(xiàn)其相應的功能。EP2C35F484內部具有33216個邏輯單元(LEs)，能夠滿足系統(tǒng)的各種時序控制;483840bits的RAM容量可以為DSP提供足夠大的輸入輸出緩存，配合35個的乘法器，可以方便地實現(xiàn)數字信號預處理;4個PLL可以很方便地為系統(tǒng)產生不同的時鐘信號或時序;322個用戶I/O引腳數配合豐富的Les便于實現(xiàn)各種輸入輸出接口轉換。1.2.3模數及數模轉換器模數及數模轉換器的選擇需同時考慮轉換頻率和分辨率。因此根據系統(tǒng)對輸入模擬信號的精度要求，選擇分辨率為16位的AD7665作為系統(tǒng)的模數(A/D)轉換器。AD7665的最高采樣頻率可達570kS/s，而且其允許的輸范圍為±10V。滿足系統(tǒng)的動態(tài)范圍;其數字輸出可采用串行或并行接口方式，便于與DSP或FPGA接口。根據系統(tǒng)對輸出模擬信號的精度要求，選用18位的AD5545作為系統(tǒng)的數模轉換器(D/A)。AD5545是電流型輸出型的雙路D/A轉換器。由于AD5545采用串行接口方式接收控制器的數據，因此AD5545的幾何尺寸極小，便于高度集成。1.2.4存儲器作為一個可以獨立運行的系統(tǒng)，總需要一定容量的非易失性存儲器，用于存儲系統(tǒng)的指令代碼和缺省的系統(tǒng)參數，因此本模塊采用閃存(FLASH存儲器)AMD29LV256M進行系統(tǒng)的非易失存儲器設計。AM29LV256M的容量為256MBit，可以方便地構成16Mx16-Bit或者32Mx8-Bit的存儲器，滿足代碼的固化需求。另外由于采用LCD液晶屏作為系統(tǒng)的顯示器，而現(xiàn)有的LCD顯示器沒有顯