數(shù)字邏輯實(shí)驗(yàn)報(bào)告(全加器)

PAGE2成績：成績：實(shí)驗(yàn)報(bào)告課程名稱：數(shù)字邏輯實(shí)驗(yàn)實(shí)驗(yàn)項(xiàng)目：一位全加器的原理及實(shí)現(xiàn)姓名：專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)班級(jí)：計(jì)算機(jī)14-8班學(xué)號(hào)：計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院實(shí)驗(yàn)教學(xué)中心2015年12月15日哈爾濱理工大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院實(shí)驗(yàn)教學(xué)中心實(shí)驗(yàn)報(bào)告哈爾濱理工大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)學(xué)院實(shí)驗(yàn)教學(xué)中心實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)項(xiàng)目名稱：一位全加器的原理及實(shí)現(xiàn)實(shí)驗(yàn)要求設(shè)計(jì)一個(gè)一位全加器，實(shí)現(xiàn)全加器的功能。二、實(shí)驗(yàn)?zāi)康恼莆找晃蝗悠鞯脑O(shè)計(jì)方法原理和使用，熟悉掌握數(shù)字電路設(shè)計(jì)步驟和方法。三、實(shí)驗(yàn)內(nèi)容全加器功能分析：全加器是能夠計(jì)算低位進(jìn)位的二進(jìn)制加法電路。與半加器相比,全加器不只考慮本位計(jì)算結(jié)果是否有進(jìn)位,也考慮上一位對(duì)本位的進(jìn)位,可以把多個(gè)一位全加器級(jí)聯(lián)后做成多位全加器。全加器有三個(gè)輸入端：被加數(shù)Ai、加數(shù)Bi、相鄰低位進(jìn)位Ci-1，兩個(gè)輸出端：本位和Si以及相鄰高位進(jìn)位Ci。由功能分析，一位全加器真值表如下：輸入輸出Ci-1AiBiSiCi0000000110010100110110010101011100111111由上表可以得到一位全加器各輸出的邏輯表達(dá)式：由以上2式可以畫出邏輯電路圖，如下：四、實(shí)驗(yàn)步驟建立一個(gè)新的文件夾打開QuartusⅡ后，新建工程，輸入工程名。選擇仿真器件，器件選擇FLEX10K，芯片選擇EPF10K10TC144-4。新建“BlockDiagram/SchematicFile”文件畫邏輯圖并編譯。新建“VectorWaveformFile”波形文件，設(shè)置好輸入的波形，保存文件并分析仿真波形。選擇“Assignments”->“Pins”，綁定管腳并編譯。選擇“Tools”->“Programmer”點(diǎn)擊“Start”下載到芯片并進(jìn)行邏輯驗(yàn)證。五、實(shí)驗(yàn)設(shè)備LP-2900邏輯設(shè)計(jì)實(shí)驗(yàn)平臺(tái)，計(jì)算機(jī)，QuartusⅡ六、實(shí)驗(yàn)結(jié)果Ci-1端輸入波形周期為200微秒Ai端輸