微型計(jì)算機(jī)原理及其應(yīng)用16位80868088微處理器

1微型計(jì)算機(jī)原理及其應(yīng)用

——16位8086/8088微處理器2第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序3第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序48086/8088微處理器——微處理器的結(jié)構(gòu)8086/8088微處理器是Intel公司推出的第三代CPU芯片，它們的內(nèi)部結(jié)構(gòu)基本相同，8088是準(zhǔn)16位微處理器，地址總線16根，而8086是20根。58086/8088微處理器——微處理器的結(jié)構(gòu)8086/8088微處理器的編程結(jié)構(gòu)編程結(jié)構(gòu)：是指從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱(chēng)為功能結(jié)構(gòu)。從功能上來(lái)看，8086CPU可分為兩部分，即總線接口部件BIU（BusInterfaceUnit）和執(zhí)行部件EU（ExecutionUnit）。68086/8088微處理器——微處理器的結(jié)構(gòu)8086/8088微處理器的組成總線接口部件（BIU）組成：①段寄存器(DS、CS、ES、SS)；

②16位指令指針寄存器IP；

③20位地址加法器；

④6字節(jié)指令隊(duì)列緩沖器；

⑤總線控制邏輯。功能：負(fù)責(zé)從內(nèi)存中取指令，送入指令隊(duì)列，實(shí)現(xiàn)CPU與存儲(chǔ)器和I/O接口之間的數(shù)據(jù)傳送。78086/8088微處理器——微處理器的結(jié)構(gòu)8086/8088微處理器的組成執(zhí)行部件（EU）組成：①ALU(算術(shù)邏輯部件（單元）)；

②通用寄存器(AX、BX、CX、DX)；

③專(zhuān)用寄存器(BP、SP、SI、DI)；

④標(biāo)志寄存器(FR)；

⑤EU控制系統(tǒng)（控制電路）。功能：負(fù)責(zé)分析指令和執(zhí)行指令。88086/8088微處理器——微處理器的結(jié)構(gòu)BIU和EU的動(dòng)作協(xié)調(diào)原則按以下流水線技術(shù)原則協(xié)調(diào)工作完成所要求的任務(wù)：①每當(dāng)指令隊(duì)列中有兩個(gè)空字節(jié)，BIU就會(huì)自動(dòng)把指令取到指令隊(duì)列中，按指令在程序中的前后順序。②每當(dāng)EU準(zhǔn)備執(zhí)行一條指令時(shí)，它會(huì)從BIU部件的指令隊(duì)列前部取出指令的代碼，譯碼并執(zhí)行指令。在此過(guò)程中，如果需要訪問(wèn)存儲(chǔ)器或I／O端口，那么EU就會(huì)請(qǐng)求BIU，進(jìn)入總線周期：1）如果此時(shí)BIU正好處于空閑狀態(tài)，會(huì)立即響應(yīng)EU的總線請(qǐng)求；2）而如果BIU正將某個(gè)指令字節(jié)取到指令隊(duì)列中，則BIU將首先完成這個(gè)取指令的總線周期，然后再去響應(yīng)EU發(fā)出的訪問(wèn)總線的請(qǐng)求。98086/8088微處理器——微處理器的結(jié)構(gòu)BIU和EU的動(dòng)作協(xié)調(diào)原則③當(dāng)指令隊(duì)列已滿，且EU又沒(méi)有總線訪問(wèn)請(qǐng)求時(shí)，BIU便進(jìn)入空閑狀態(tài)。④在執(zhí)行轉(zhuǎn)移指令、調(diào)用指令和返回指令時(shí)，由于待執(zhí)行指令的順序發(fā)生了變化，則指令隊(duì)列中已經(jīng)裝入的字節(jié)被自動(dòng)消除，BIU會(huì)接著往指令隊(duì)列裝入轉(zhuǎn)向的另一程序段中的指令代碼。108086/8088微處理器-微處理器的結(jié)構(gòu)將8086/8088的CPU分成二個(gè)獨(dú)立的功能部件使二者能夠并行工作，把取指令工作和分析指令、執(zhí)行指令工作重疊進(jìn)行，從而能夠提高CPU的工作效率，加快指令的執(zhí)行速度。指令隊(duì)列可以被看成是一個(gè)特殊的RAM，它的工作原理是“先進(jìn)先出”，寫(xiě)入的指令只能存放在隊(duì)列尾，讀出的指令是隊(duì)列頭存放的指令。EU和BIU之間就是通過(guò)指令隊(duì)列聯(lián)系起來(lái)，多數(shù)情況下，BIU在不停地向隊(duì)列寫(xiě)入指令，而EU每執(zhí)行完一條指令后，就向隊(duì)列讀取下一條指令。二者的動(dòng)作既獨(dú)立又相互協(xié)調(diào)。118086/8088微處理器-微處理器的結(jié)構(gòu)12第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序138086/8088微處理器——微處理器的內(nèi)部寄存器8086/8088內(nèi)部的寄存器可以分為通用寄存器和專(zhuān)用寄存器兩大類(lèi)。一.通用寄存器8086/8088有4個(gè)16位的通用寄存器（AX、BX、CX、DX），可以存放16位的操作數(shù)，也可分為8個(gè)8位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）來(lái)使用。其中AX稱(chēng)為累加器，BX稱(chēng)為基址寄存器，CX稱(chēng)為計(jì)數(shù)寄存器，DX稱(chēng)為數(shù)據(jù)寄存器，這些寄存器在具體使用上有一定的差別。148086/8088微處理器——微處理器的內(nèi)部寄存器寄存器用途AX字乘法/除法，字I/O地址AL字節(jié)乘/除，字節(jié)I/O地址，十進(jìn)制算術(shù)運(yùn)算AH字節(jié)乘，字節(jié)除BX轉(zhuǎn)移CX串操作，循環(huán)次數(shù)CL變量移位，循環(huán)控制DX字節(jié)乘，字節(jié)除，間接I/O158086/8088微處理器——微處理器的內(nèi)部寄存器二.指針寄存器兩個(gè)16位的指針寄存器SP和BP，其中SP是堆棧指針寄存器，由它和堆棧段寄存器SS一起來(lái)確定堆棧在內(nèi)存中的位置；BP是基數(shù)指針寄存器，通常用于存放基地址。三.變址寄存器系統(tǒng)中有兩個(gè)16位的變址寄存器SI和DI，其中SI是源變址寄存器，DI是目的變址寄存器，都用于指令的變址尋址方式。168086/8088微處理器——微處理器的內(nèi)部寄存器178086/8088微處理器——微處理器的內(nèi)部寄存器四.控制寄存器兩個(gè)16位控制寄存器，其中IP是指令指針寄存器，用來(lái)控制CPU的指令執(zhí)行順序，和代碼段寄存器CS一起確定當(dāng)前所要取的指令的內(nèi)存地址。每取一個(gè)指令字節(jié)，IP自動(dòng)加1，指向下一個(gè)要讀取的字節(jié)；當(dāng)IP單獨(dú)改變時(shí)，會(huì)發(fā)生段內(nèi)的程序轉(zhuǎn)移；當(dāng)CS和IP同時(shí)改變時(shí)，會(huì)產(chǎn)生段間的程序轉(zhuǎn)移。標(biāo)志寄存器FR的內(nèi)容被稱(chēng)為處理器狀態(tài)字，用來(lái)存放CPU在工作過(guò)程中的狀態(tài)。188086/8088微處理器——微處理器的內(nèi)部寄存器五.段寄存器共有4個(gè)16位段寄存器，即代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加段寄存器ES。這些段寄存器的內(nèi)容與有效的地址偏移量一起，可確定內(nèi)存的物理地址。由CS劃定并控制程序區(qū)，DS和ES控制數(shù)據(jù)區(qū)，SS控制堆棧區(qū)。198086/8088微處理器——微處理器的內(nèi)部寄存器8086/8088內(nèi)部標(biāo)志寄存器的內(nèi)容，又稱(chēng)為處理器狀態(tài)字(PSW,ProcessorStatusWord)

，共有9個(gè)標(biāo)志位?？煞殖蓛深?lèi)：一類(lèi)為狀態(tài)標(biāo)志，一類(lèi)為控制標(biāo)志。其中狀態(tài)標(biāo)志表示前一步操作（如加、減等）執(zhí)行以后，ALU所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標(biāo)志進(jìn)行判斷，實(shí)現(xiàn)轉(zhuǎn)移；控制標(biāo)志則可以通過(guò)指令人為設(shè)置，用以對(duì)某一種特定的功能起控制作用（如中斷屏蔽等），反映了人們對(duì)微機(jī)系統(tǒng)工作方式的可控制性。208086/8088微處理器——微處理器的內(nèi)部寄存器狀態(tài)標(biāo)志位：CF—進(jìn)位標(biāo)志位，做加法時(shí)最高位出現(xiàn)進(jìn)位或做減法時(shí)最高位出現(xiàn)借位，該位置1，反之為0。PF—奇偶標(biāo)志位，當(dāng)運(yùn)算結(jié)果的低8位中l(wèi)的個(gè)數(shù)為偶數(shù)時(shí)，則該位置1，反之為0。AF—半進(jìn)位標(biāo)志位，做字節(jié)加法時(shí)，當(dāng)?shù)退奈挥邢蚋咚奈坏倪M(jìn)位，或在做減法時(shí)，低四位有向高四位的借位時(shí)，該標(biāo)志位就置1。通常用于對(duì)BCD算術(shù)運(yùn)算結(jié)果的調(diào)整218086/8088微處理器——微處理器的內(nèi)部寄存器ZF—零標(biāo)志位，運(yùn)算結(jié)果為0時(shí)，該標(biāo)志位置1，否則清0。SF—符號(hào)標(biāo)志位，當(dāng)運(yùn)算結(jié)果的最高位為1，該標(biāo)志位置1，否則清0。即與運(yùn)算結(jié)果的最高位相同。OF—溢出標(biāo)志位，反映運(yùn)算結(jié)果是否超出了8位或16位帶符號(hào)數(shù)所能表達(dá)的范圍。228086/8088微處理器——微處理器的內(nèi)部寄存器控制標(biāo)志位：TF—陷阱標(biāo)志位(單步標(biāo)志位、跟蹤標(biāo)志)。當(dāng)該位置1時(shí)，將使8086/8088進(jìn)入單步工作方式，通常用于程序的調(diào)試。IF—中斷允許標(biāo)志位，若該位置1，則處理器可以響應(yīng)可屏蔽中斷，否則就不能響應(yīng)可屏蔽中斷。DF—方向標(biāo)志位，若該位置1，則串操作指令的地址修改為自動(dòng)減量方向，反之，為自動(dòng)增量方向。23第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序248086/8088微處理器——微處理器的引腳功能8086/8088引腳結(jié)構(gòu)圖258086/8088微處理器——微處理器的引腳功能VCC(40)、GND(1、20)：電源、接地引腳，8088/8086采用單一的+5V電源，兩個(gè)接地引腳。CLK/(Clock，19)：時(shí)鐘信號(hào)輸入引腳，時(shí)鐘信號(hào)的方波信號(hào)，占空比約為33%，即1/3周期為高電平，2/3周期為低電平，8088/8088的時(shí)鐘頻率（又稱(chēng)為主頻）為5MHz，即從該引腳輸入的時(shí)鐘信號(hào)的頻率為5MHz。RESET(Reset，21)：復(fù)位信號(hào)輸入引腳，高電平有效。8088/8086要求復(fù)位信號(hào)至少維持4個(gè)時(shí)鐘周期才能復(fù)位。復(fù)位之后，CPU結(jié)束當(dāng)前操作，并對(duì)處理器的標(biāo)志寄存器、IP、DS、SS、ES寄存器及指令隊(duì)列進(jìn)行清零操作，并將CS設(shè)置為0FFFFH。268086/8088微處理器——微處理器的引腳功能READY(Ready，22)：“準(zhǔn)備好”狀態(tài)信號(hào)輸入引腳，高電平有效接收來(lái)自于內(nèi)存單元或I/O端口向CPU發(fā)來(lái)的“準(zhǔn)備好”狀態(tài)信號(hào)，表明內(nèi)存單元或I/O端口已經(jīng)準(zhǔn)備好進(jìn)行讀寫(xiě)操作。該信號(hào)是協(xié)調(diào)CPU與內(nèi)存單元或I/O端口之間進(jìn)行信息傳送的聯(lián)絡(luò)信號(hào)。TEST(Test，23)：測(cè)試信號(hào)輸入引腳，低電平有效。TEST信號(hào)與WAIT指令結(jié)合起來(lái)使用，CPU執(zhí)行WAIT指令后，處于等待狀態(tài)，當(dāng)TEST引腳輸入低電平后系統(tǒng)脫離等待狀態(tài)，繼續(xù)執(zhí)行被暫停執(zhí)行的指令。RD(Read，32，三態(tài))：讀控制輸出信號(hào)引腳，低電平有效，用以指明要執(zhí)行對(duì)內(nèi)存單元或I/O端口的讀操作，具體是讀內(nèi)存單元還是I/O端口，取決于控制信號(hào)。278086/8088微處理器——微處理器的引腳功能CPU部分引腳的三態(tài)性所謂三態(tài)是指總線輸出可以有三個(gè)狀態(tài)：高電平、低電平和高阻狀態(tài)。當(dāng)處于高阻狀態(tài)時(shí)，該總線在邏輯上與所有連接負(fù)載斷開(kāi)。288086/8088微處理器——微處理器的引腳功能NMI(Non-MaskableInterrupt，17)、INTR(InterruptRequest，18)：中斷請(qǐng)求信號(hào)輸入引腳，向CPU提出的中斷請(qǐng)求信號(hào)，高電平有效，前者為非屏蔽中斷請(qǐng)求，后者為可屏蔽中斷請(qǐng)求信號(hào)。AD15—AD0(AddressDataBus，2—16，三態(tài))：地址/數(shù)據(jù)復(fù)用信號(hào)輸入/輸出引腳，分時(shí)輸出低16位地址信號(hào)及進(jìn)行數(shù)據(jù)信號(hào)的輸入/輸出。A19/S6—A16/S3(AddressStatusBus，35—38，三態(tài))：地址/狀態(tài)復(fù)用信號(hào)輸出引腳，分時(shí)輸出地址的高4位及狀態(tài)信息，其中S6為0用以指示8086/8088CPU當(dāng)前與總線連通；S5為1表明8086/8088CPU可以響應(yīng)可屏蔽中斷；S4、S3共有四個(gè)組合狀態(tài)，用以指明當(dāng)前使用的段寄存器，00—ES，01—SS，10—CS，11—DS。298086/8088微處理器——微處理器的引腳功能BHE/S7

(BusHighEnable/Status，34)：高8位數(shù)據(jù)允許/狀態(tài)復(fù)用信號(hào)輸出引腳，輸出。分時(shí)輸出有效信號(hào)，表示高8為數(shù)據(jù)線D15—D8上的數(shù)據(jù)有效和S7

狀態(tài)信號(hào)，但S7未定義任何實(shí)際意義。8086/8088總線分時(shí)復(fù)用含義和特點(diǎn)所謂總線分時(shí)復(fù)用就是同一總線在不同時(shí)間傳輸?shù)氖遣煌男盘?hào)，這些信號(hào)的作用是不同的。8086/8088采用總線分時(shí)復(fù)用方法在不影響CPU功能的情況下，減少了CPU的引腳數(shù)目，使系統(tǒng)得到簡(jiǎn)化。308086/8088微處理器——微處理器的引腳功能SS0(34，8088中)：在8088系統(tǒng)中，該引腳用來(lái)與DT/R、M/IO一起決定8088芯片當(dāng)前總線周期的讀寫(xiě)操作。318086/8088微處理器——微處理器的引腳功能MN/MX(Minimum/MaximumModelControl，33)：最小/最大模式設(shè)置信號(hào)輸入引腳，該輸入引腳電平的高、低決定了CPU工作在最小模式還是最大模式，當(dāng)該引腳接+5V時(shí)，CPU工作于最小模式下，當(dāng)該引腳接地時(shí)，CPU工作于最大模式下。328086/8088微處理器——微處理器的引腳功能最小模式下的24到31引腳INTA(InterruptAcknowledge，24，三態(tài))：中斷響應(yīng)信號(hào)，低電平有效。當(dāng)CPU響應(yīng)中斷請(qǐng)求后，向中斷源發(fā)出的認(rèn)可信號(hào)，運(yùn)行中斷請(qǐng)求（脈沖1），并要求提供中斷類(lèi)型碼（脈沖2），發(fā)出兩個(gè)連續(xù)的負(fù)脈沖。ALE(AddressLockEnable，25)：地址鎖存允許信號(hào)，高電平有效。通過(guò)該引腳向地址鎖存器發(fā)出地址鎖存允許信號(hào)，表示當(dāng)前地址/數(shù)據(jù)復(fù)用總線上輸出的是地址信息，并鎖存到地址鎖存器中。該信號(hào)不能被浮空。DEN(DataEnable，26，三態(tài))：數(shù)據(jù)允許信號(hào)，輸出引腳，低電平有效。為數(shù)據(jù)總線收發(fā)器8286提供一個(gè)控制信號(hào)，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接收一項(xiàng)數(shù)據(jù)。338086/8088微處理器——微處理器的引腳功能DT/R(DataTransmit/Receive，27，三態(tài))：數(shù)據(jù)收發(fā)控制信號(hào)，輸出引腳。CPU通過(guò)該引腳控制數(shù)據(jù)總線收發(fā)器的數(shù)據(jù)傳送方向，如果該信號(hào)為高電平時(shí)，表示數(shù)據(jù)由CPU經(jīng)總線收發(fā)器發(fā)送，否則進(jìn)行數(shù)據(jù)接收。M/IO(Memory/Input&Output，28，三態(tài))：

存儲(chǔ)器或I/O端口選擇信號(hào)，輸出引腳。這是CPU區(qū)分進(jìn)行存儲(chǔ)器訪問(wèn)還是I/O訪問(wèn)的輸出控制信號(hào)，如為高電平，表示CPU和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；如為低電平，則表示和I/O端口之間進(jìn)行數(shù)據(jù)傳輸。348086/8088微處理器——微處理器的引腳功能WR

(Write，29，三態(tài))：寫(xiě)控制信號(hào)，輸出引腳，低電平有效。與M/IO配合實(shí)現(xiàn)對(duì)存儲(chǔ)單元、I/O端口所進(jìn)行的寫(xiě)操作控制。HOLD(HoldRequest，31)：總線保持請(qǐng)求信號(hào)輸入引腳，高電平有效。這是系統(tǒng)中的其它總線部件向CPU發(fā)來(lái)的總線請(qǐng)求信號(hào)輸入引腳。HLDA(HoldAcknowledge，30)：總線保持響應(yīng)信號(hào)輸出引腳，高電平有效。表示CPU認(rèn)可其他總線部件提出的總線占用請(qǐng)求，準(zhǔn)備讓出總線控制權(quán)。358086/8088微處理器——微處理器的引腳功能最大模式下的24到31引腳QS1、QS0(InstructionQueueStatus，24、25)：指令隊(duì)列狀態(tài)信號(hào)，輸出引腳。這兩個(gè)信號(hào)的組合給出了前一個(gè)時(shí)鐘周期中指令隊(duì)列的狀態(tài)，以便于外部對(duì)內(nèi)部指令隊(duì)列的動(dòng)作跟蹤。QS1QS0性能00無(wú)操作01從指令隊(duì)列的第一個(gè)字節(jié)取走代碼10隊(duì)列為空11除第一個(gè)字節(jié)外，還取走了后續(xù)字節(jié)中的代碼368086/8088微處理器——微處理器的引腳功能S0、S1、S2(26、27、28，三態(tài))：總線周期狀態(tài)信號(hào)，輸出引腳。這些信號(hào)組合起來(lái)指出當(dāng)前總線周期中所進(jìn)行的數(shù)據(jù)傳輸類(lèi)型，總線控制器利用這些信號(hào)來(lái)產(chǎn)生對(duì)存儲(chǔ)單元和I/O接口的控制信號(hào)。S0S1S2性能100中斷相應(yīng)101讀I/O端口110寫(xiě)I/O端口111暫停000取指令001讀存儲(chǔ)器010寫(xiě)存儲(chǔ)器011無(wú)作用378086/8088微處理器——微處理器的引腳功能LOCK(Lock，29，三態(tài))：總線封鎖，輸出引腳，低電平有效。當(dāng)該引腳為低電平時(shí)，系統(tǒng)中其它總線部件就不能占用總線。它是由指令前綴LOCK產(chǎn)生的，在LOCK前綴后面的一條指令執(zhí)行完畢之后，便撤消信號(hào)。此外，在8088/8086的2個(gè)中斷響應(yīng)脈沖之間，信號(hào)也自動(dòng)變?yōu)橛行У牡碗娖?，以防止其它總線部件在中斷響應(yīng)過(guò)程中，占有總線而使一個(gè)完整的中斷響應(yīng)過(guò)程被中斷。

RQ/GT0、RQ/GT1(Request/Grant，31、30)：總線請(qǐng)求信號(hào)，輸入引腳/總線允許信號(hào)，輸出引腳。這兩個(gè)信號(hào)端可供CPU以外的兩個(gè)處理器，用來(lái)發(fā)出使用總線的請(qǐng)求信號(hào)和接收CPU對(duì)總線請(qǐng)求信號(hào)的應(yīng)答。這兩個(gè)引腳都是雙向的，請(qǐng)求與應(yīng)答信號(hào)在同一引腳上分時(shí)傳輸，方向相反。其中31腳比的30腳優(yōu)先級(jí)高。388086/8088微處理器——微處理器的引腳功能總結(jié)具有分時(shí)復(fù)用總線功能的引腳：AD0~AD15、A16/S3~A19/S6、BHE/S7；具有三態(tài)性的引腳：

AD0~AD15、A16S3~A19S6、BHE/S7、RD、WR、M/IO、DT/R、DEN、INTA等；最大模式/最小模式下含義不同的引腳：24~31引腳；8086和8088不同的引腳：2~8引腳，39引腳，28引腳，34引腳；398086/8088微處理器——微處理器的引腳功能8086和8088CPU的不同之處8086指令隊(duì)列長(zhǎng)度為6個(gè)字節(jié)，8088為4個(gè)。8086在指令隊(duì)列中至少出現(xiàn)2個(gè)空閑字節(jié)時(shí)才預(yù)取后續(xù)指令，而8088只要出現(xiàn)一個(gè)空閑字節(jié)就會(huì)取后續(xù)指令；8088CPU中，BIU總線控制電路與外部交換數(shù)據(jù)的總線寬度是8位，總線控制電路與專(zhuān)用寄存器組之間的數(shù)據(jù)總線寬度也是8位，而EU的內(nèi)部總線是16位，這樣，對(duì)16位數(shù)的存儲(chǔ)器讀/寫(xiě)操作要兩個(gè)讀/寫(xiě)周期才可以完成；8086和8088有若干引腳信號(hào)不同，分別是2~8引腳，39引腳，28引腳，34引腳；40第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序418086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織8086/8088系統(tǒng)有20根地址總線，它可以直接尋址的存儲(chǔ)器單元數(shù)為220=1MB，而CPU中所有的寄存器都是16位的！如何實(shí)現(xiàn)16位的存儲(chǔ)單元存放20位的地址空間？存儲(chǔ)器分段由于CPU內(nèi)部的寄存器都是16位的，為了能夠提供20位的物理地址，系統(tǒng)中采用了存儲(chǔ)器分段的方法。規(guī)定一個(gè)段為64KB，由段寄存器來(lái)確定存儲(chǔ)單元的段地址，由指令提供該單元相對(duì)于段起始地址的16位偏移量。428086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織這樣，系統(tǒng)的整個(gè)存儲(chǔ)空間可分為16個(gè)互不重疊的邏輯段。存儲(chǔ)器的每個(gè)段的容量為64KB，并允許在整個(gè)存儲(chǔ)空間內(nèi)浮動(dòng)，即段與段之間可以部分重疊、完全重疊、連續(xù)排列，非常靈活。438086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織與存儲(chǔ)單元地址相關(guān)的幾個(gè)概念物理地址：一個(gè)存儲(chǔ)單元的實(shí)際地址(20位)。物理地址與存儲(chǔ)單元是一一對(duì)應(yīng)關(guān)系。(20202H)邏輯地址：是指段地址和偏移地址，是指令中引用的形式地址。一個(gè)邏輯地址只能對(duì)應(yīng)一個(gè)物理地址，而一個(gè)物理地址可以對(duì)應(yīng)多個(gè)邏輯地址。(2000:0202H)段地址：是指一個(gè)段的起始地址，最低4位為零，一般將其有效數(shù)字16位存放在段寄存器中。(2000H)偏移地址：段內(nèi)存儲(chǔ)單元相對(duì)段地址的距離(16位)。同一個(gè)段內(nèi)，各個(gè)存儲(chǔ)單元的段地址是相同的，偏移地址是不同的。(0202H)448086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織物理地址的計(jì)算方法物理地址=段地址+偏移地址

=段寄存器內(nèi)容×10H+偏移地址取指令物理地址=(CS)×10H+(IP)堆棧操作物理地址=(SS)×10H+(SP)/(BP的表達(dá)式)存儲(chǔ)器操作數(shù)物理地址=(DS)/(ES)×10H+偏移地址458086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織468086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織存儲(chǔ)器分段的特點(diǎn)（1）在程序代碼量、數(shù)據(jù)量不是太大的情況下，可使它們處于同一段內(nèi)，即使它們?cè)?4Kb的范圍內(nèi)，這樣可以減少指令長(zhǎng)度，提高指令運(yùn)行速度；（2）內(nèi)存分段為程序的浮動(dòng)分配創(chuàng)造了條件；（3）物理地址與邏輯地址并不是一一對(duì)應(yīng)的；2000:0202H=2010:0102H=20202H（4）各個(gè)分段之間可以重疊。478086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織特殊的內(nèi)存區(qū)域：8088/8086系統(tǒng)中，有些內(nèi)存區(qū)域的作用是固定的，用戶不能隨便使用，如：中斷矢量區(qū)：00000H—003FFH共1K字節(jié)，用以存放256種中斷類(lèi)型的中斷矢量，每個(gè)中斷矢量占用4個(gè)字節(jié)，共256×4=1024=1KB；顯示緩沖區(qū)：B0000H—B0F9FH約4000（25×80×2）字節(jié)，是單色顯示器的顯示緩沖區(qū)，存放文本方式下，所顯示字符的ASCII碼及屬性碼；B8000H—BBF3FH約16K字節(jié)，是彩色顯示器的顯示緩沖區(qū)，存放圖形方式下，屏幕顯示象素的代碼。啟動(dòng)區(qū)：FFFF0H—FFFFFH共16個(gè)單元，用以存放一條無(wú)條件轉(zhuǎn)移指令的代碼，轉(zhuǎn)移到系統(tǒng)的初始化部分。488086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織CS、DS、SS和其他寄存器組合指向存儲(chǔ)單元的示意圖498086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織8086存儲(chǔ)體的結(jié)構(gòu)8086將1M字節(jié)存儲(chǔ)體分為兩個(gè)庫(kù)，每個(gè)庫(kù)的容量都是512K字節(jié)。其中與數(shù)據(jù)總線D15—D8相連的庫(kù)全由奇地址單元組成，稱(chēng)高字節(jié)庫(kù)或奇地址庫(kù)，并用BHE信號(hào)作為庫(kù)選信號(hào)；另一個(gè)庫(kù)與數(shù)據(jù)總線的D7—D0相連，由偶地址單元組成，稱(chēng)低字節(jié)庫(kù)或偶低址庫(kù)，利用A0作為庫(kù)選信號(hào)。顯然，只需A19—A1共19位地址用來(lái)作為兩個(gè)庫(kù)內(nèi)的單元尋址。508086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織518086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織8086存儲(chǔ)體的結(jié)構(gòu)在組成存儲(chǔ)系統(tǒng)時(shí)，總是使偶地址單元的數(shù)據(jù)通過(guò)AD0—AD7傳送，而奇地址單元的數(shù)據(jù)通過(guò)AD8—AD15傳送，顯然，并不是所有總線周期都存取總線高字節(jié)，只有存取規(guī)則字，或奇地址的字節(jié)，或不規(guī)則字的低八位，才進(jìn)行總線高字節(jié)傳送。

528086/8088微處理器——系統(tǒng)中的存儲(chǔ)器組織53第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序548086/8088微處理器——最小模式和最大模式為了盡可能適應(yīng)各種各樣的使用場(chǎng)合，在設(shè)計(jì)8086CPU芯片時(shí)，使它們可以在兩種模式下工作，即最小模式和最大模式。

最小模式所謂最小模式，就是系統(tǒng)中只有一個(gè)CPU，在這種情況下，所有的總線控制信號(hào)，都是直接由CPU產(chǎn)生的，系統(tǒng)中的總線控制邏輯電路被減到最少，該模式適用于小規(guī)模的微機(jī)應(yīng)用系統(tǒng)。558086/8088微處理器——最小模式和最大模式①M(fèi)N/MX端接+5V，決定了工作模式；②有一片8284A，作為時(shí)鐘信號(hào)發(fā)生器；③有三片8282或74LS273，用來(lái)作為地址信號(hào)的鎖存器；④當(dāng)系統(tǒng)中所連的存儲(chǔ)器和外設(shè)端口較多時(shí)，需要增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，這時(shí)需用2片8286/8287作為數(shù)據(jù)總線收發(fā)器。568086/8088微處理器——最小模式和最大模式最大模式所謂最大模式，是指系統(tǒng)中至少包含兩個(gè)微處理器，其中一個(gè)為主處理器，即8086/8086CPU，其它的微處理器稱(chēng)之為協(xié)處理器，它們是協(xié)助主處理器工作的。該模式適用于大中型規(guī)模的微機(jī)應(yīng)用系統(tǒng)。578086/8088微處理器——最小模式和最大模式最大模式①最小模式所擁有的配置；②有一片8288總線控制器來(lái)對(duì)CPU發(fā)出的控制信號(hào)進(jìn)行變換和組合，以得到對(duì)存儲(chǔ)器或I/O端口的讀/寫(xiě)信號(hào)和對(duì)鎖存器8282及數(shù)據(jù)總線收發(fā)器8286的控制信號(hào)。③有8259A（可選）用以對(duì)多個(gè)中斷源進(jìn)行中斷優(yōu)先級(jí)的管理，但如果中斷源不多，也可以不用中斷優(yōu)先級(jí)管理部件。588086/8088微處理器——最小模式和最大模式最大模式與8086/8088CPU配合工作的協(xié)處理器有兩類(lèi)，一類(lèi)是數(shù)值協(xié)處理器8087另一類(lèi)是輸入/輸出協(xié)處理器8089。8087是一種專(zhuān)用于數(shù)值運(yùn)算的協(xié)處理器，它能實(shí)現(xiàn)多種類(lèi)型的數(shù)值運(yùn)算，如高精度的整型和浮點(diǎn)型數(shù)值運(yùn)算，超越函數(shù)（三角函數(shù)、對(duì)數(shù)函數(shù)）的計(jì)算等，這些運(yùn)算若用軟件的方法來(lái)實(shí)現(xiàn)，將耗費(fèi)大量的機(jī)器時(shí)間。換句話說(shuō)，引入了8087協(xié)處理器，就是把軟件功能硬件化，可以大大提高主處理器的運(yùn)行速度。

598086/8088微處理器——最小模式和最大模式最大模式8089協(xié)處理器，在原理上有點(diǎn)象帶有兩個(gè)DMA通道的處理器，它有一套專(zhuān)門(mén)用于輸入/輸出操作的指令系統(tǒng)，但是8089又和DMA控制器不同，它可以直接為輸入/輸出設(shè)備服務(wù)，使主處理器不再承擔(dān)這類(lèi)工作。所以，在系統(tǒng)中增加8089協(xié)處理器之后，會(huì)明顯提高主處理器的效率，尤其是在輸入/輸出操作比較頻繁的系統(tǒng)中。60第二章：8086/8088微處理器微處理器的結(jié)構(gòu)微處理器的內(nèi)部寄存器微處理器的引腳功能微處理器的存儲(chǔ)器組織最大模式和最小模式微處理器的時(shí)序618086/8088微處理器——微處理器的時(shí)序什么是時(shí)序？時(shí)序是計(jì)算機(jī)操作運(yùn)行的時(shí)間順序。為什么要研究時(shí)序？進(jìn)一步了解在微機(jī)系統(tǒng)的工作過(guò)程中，CPU各引腳上信號(hào)之間的相對(duì)時(shí)間關(guān)系；深入了解指令的執(zhí)行過(guò)程；在程序設(shè)計(jì)時(shí)，選擇合適的指令或指令序列，以盡量縮短程序代碼的長(zhǎng)度及程序的運(yùn)行時(shí)間；628086/8088微處理器——微處理器的時(shí)序?yàn)槭裁匆芯繒r(shí)序？？？對(duì)于學(xué)習(xí)各功能部件與系統(tǒng)總線的連接及硬件系統(tǒng)的調(diào)試，都十分有意義，因?yàn)镃PU與存儲(chǔ)器、I/O端口協(xié)調(diào)工作時(shí)，存在一個(gè)時(shí)序上的配合問(wèn)題；更好地處理微機(jī)用于過(guò)程控制及解決實(shí)時(shí)控制的題。638086/8088微處理器——微處理器的時(shí)序幾個(gè)基本概念指令周期：一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢，所用的時(shí)間，稱(chēng)為相應(yīng)指令的指令周期?？偩€周期：是指CPU與存儲(chǔ)器或外設(shè)進(jìn)行一次數(shù)據(jù)傳送所需要的時(shí)間。時(shí)鐘周期：又稱(chēng)為T(mén)狀態(tài)，是一個(gè)時(shí)鐘脈沖的重復(fù)周期，是CPU處理動(dòng)作的基本時(shí)間單位。它是由主頻來(lái)確定，如8086的主頻為5MHz，則一個(gè)時(shí)鐘周期為200ns。648086/8088微處理器——微處理器的時(shí)序幾個(gè)基本概念等待周期：是在一個(gè)總線周期的T3和T4之間，CPU根據(jù)Ready信號(hào)來(lái)確定是否插入TW，插入幾個(gè)TW?？臻e周期：是指在二個(gè)總線周期之間的時(shí)間間隔(總線處在空閑狀態(tài))。若為3個(gè)時(shí)鐘周期，則空閑周期為3個(gè)Ti。時(shí)鐘周期(T)作為基本時(shí)間單位，一個(gè)等待周期TW=T；一個(gè)總線周期通常由四個(gè)T組成，分別稱(chēng)為T(mén)1T2

T3

T4；一個(gè)指令周期由一到幾個(gè)總線周期組成。658086/8088微處理器——微處理器的時(shí)序8086/8088微機(jī)系統(tǒng)的主要操作系統(tǒng)的復(fù)位與啟動(dòng)操作；暫停操作；總線操作；（I/O讀/寫(xiě)、存貯器讀/寫(xiě)）中斷操作；最小模式下的總線保持；最大模式下的總線請(qǐng)求/允許。668086/8088微處理器——微處理器的時(shí)序典型的8086/8088總線周期序列T1狀態(tài)，發(fā)地址信息；T2狀態(tài)，總線的高4位輸出狀態(tài)信息；T3狀態(tài)，高4位狀態(tài)信息，低16位數(shù)據(jù)信息；T3之后，可能插入TW；在T4狀態(tài)完成傳送并結(jié)束。678086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最小模式下的讀周期時(shí)序T1T2T3T4CLKM/IOA19~A16/S6~S3AD15~AD0BHE/S7ALERDDT/RDEN高M(jìn)低IOA19~A16S6~S3地址輸出DATAIN688086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最小模式下的寫(xiě)周期時(shí)序698086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最大模式下的讀周期時(shí)序708086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最大模式下的寫(xiě)周期時(shí)序718086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——系統(tǒng)復(fù)位時(shí)序728086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——系統(tǒng)復(fù)位時(shí)序RESET是外部引入CPU的信號(hào)，高電平有效，脈沖寬度不低于4個(gè)時(shí)鐘周期。每當(dāng)RESET有效時(shí)，CPU便結(jié)束當(dāng)前的操作，使系統(tǒng)回到初始狀態(tài)，即：(a)使所有的三態(tài)輸出線被置成高阻狀態(tài)，輸出控制信號(hào)失效；(b)除CS=FFFFH外，指令隊(duì)列和其他所有的寄存器被清零；(c)CPU從FFFF0H單元讀取指令，執(zhí)行操作；(d)對(duì)系統(tǒng)進(jìn)行測(cè)試，引入DOS。738086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最小模式下的總線保持利用HOLD和HLDA信號(hào)實(shí)現(xiàn)總線保持748086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——最大模式下的總線請(qǐng)求/允許758086/8088微處理器——微處理器的時(shí)序典型的總線時(shí)序圖——中斷響應(yīng)周期時(shí)序768086/8088微處理器——微處理器的時(shí)序要求INTR信