PWM-(脈沖寬度調(diào)制)原理與實現(xiàn)

射頻CMOS電路分析與設計院部：信息工程學院班級：13電子信息工程姓名：方賢超學號：21306021009PWM(脈沖寬度調(diào)制)原理與實現(xiàn)1、PWM原理

2、調(diào)制器設計思想

3、具體實現(xiàn)設計一、PWM〔脈沖寬度調(diào)制PulseWidthModulation〕原理：脈沖寬度調(diào)制波通常由一列占空比不同的矩形脈沖構(gòu)成，其占空比與信號的瞬時采樣值成比例。圖1所示為脈沖寬度調(diào)制系統(tǒng)的原理框圖和波形圖。該系統(tǒng)有一個比擬器和一個周期為Ts的鋸齒波發(fā)生器組成。語音信號如果大于鋸齒波信號，比擬器輸出正常數(shù)A，否那么輸出0。因此，從圖1中可以看出，比擬器輸出一列下降沿調(diào)制的脈沖寬度調(diào)制波。

通過圖1b的分析可以看出，生成的矩形脈沖的寬度取決于脈沖下降沿時刻tk時的語音信號幅度值。因而，采樣值之間的時間間隔是非均勻的。在系統(tǒng)的輸入端插入一個采樣保持電路可以得到均勻的采樣信號，但是對于實際中tk-kTs<<Ts的情況，均勻采樣和非均勻采樣差異非常小。如果假定采樣為均勻采樣，第k個矩形脈沖可以表示為：〔1〕

其中，x{t}是離散化的語音信號；Ts是采樣周期；是未調(diào)制寬度；m是調(diào)制指數(shù)。

然而，如果對矩形脈沖作如下近似：脈沖幅度為A，中心在t=kTs處，在相鄰脈沖間變化緩慢，那么脈沖寬度調(diào)制波xp(t)可以表示為：

〔2〕

其中，。無需作頻譜分析，由式〔2〕可以看出脈沖寬度信號由語音信號x(t)加上一個直流成分以及相位調(diào)制波構(gòu)成。當時，相位調(diào)制局部引起的信號交迭可以忽略，因此，脈沖寬度調(diào)制波可以直接通過低通濾波器進行解調(diào)。二、數(shù)字脈沖寬度調(diào)制器的實現(xiàn)：實現(xiàn)數(shù)字脈沖寬度調(diào)制器的根本思想?yún)⒖磮D2。圖中，在時鐘脈沖的作用下，循環(huán)計數(shù)器的5位輸出逐次增大。5位數(shù)字調(diào)制信號用一個存放器來控制，不斷于循環(huán)計數(shù)器的輸出進行比擬，當調(diào)制信號大于循環(huán)計數(shù)器的輸出時，比擬器輸出高電平，否那么輸出低電平。循環(huán)計數(shù)器循環(huán)一個周期后，向存放器發(fā)出一個使能信號EN，存放器送入下一組數(shù)據(jù)。在每一個計數(shù)器計數(shù)周期，由于輸入的調(diào)制信號的大小不同，比擬器輸出端輸出的高電平個數(shù)不一樣，因而產(chǎn)生出占空比不同的脈沖寬度調(diào)制波。圖3

為了使矩形脈沖的中心近似在t=kTs處，計數(shù)器所產(chǎn)生的數(shù)字碼不是由小到大或由大到小順序變化，而是將數(shù)據(jù)分成偶數(shù)序列和奇數(shù)序列，在一個計數(shù)周期，偶數(shù)序列由小變大，直到最大值，然后變?yōu)閷ζ鏀?shù)序列計數(shù)，變化為由大到小。如圖3例子。

奇偶序列的產(chǎn)生方法是將計數(shù)器的最后一位作為比擬數(shù)據(jù)的最低位，在一個計數(shù)周期內(nèi)，前半個周期計數(shù)器輸出最低位為0，其他高位逐次增大，那么產(chǎn)生的數(shù)據(jù)即為偶數(shù)序列；后半個周期輸出最低位為1，其余高位依次減小，產(chǎn)生的數(shù)據(jù)為依次減小的偶序列。具體電路可以由以下電路圖表示：三、8051中的PWM模塊設計：應該稱為一個適合語音處理的PWM模塊，輸出引腳應該外接一積分電路。輸出波形的方式適合作語音處理。設計精度為8位。

PWM模塊應包括：

1、比擬局部〔Comp〕：

2、計數(shù)局部〔Counter〕：

3、狀態(tài)及控制信號存放/控制器〔PWM_Ctrl〕；

1〕狀態(tài)積存放器：〔Flags〕，地址：E8H；

①EN：PWM模塊啟動位，置位為‘1’將使PWM模塊開始工作；

②〔留空備用〕

③④解調(diào)速率標志位：00–無分頻；01–2分頻；10–10分頻；11–16分頻?！睷ESET后為00〕

⑤〔留空備用〕

⑥〔留空備用〕

⑦〔留空備用〕

⑧〔留空備用〕

注意：該存放器可以位操作情況下可寫，不可讀；只能在字節(jié)操作方式下讀取。

2〕數(shù)據(jù)存放器〔DataStore〕，地址：F8H；

注意：該存放器值不可讀，只可寫。

4、端口：

1〕數(shù)據(jù)總線〔DataBus〕；〔雙向〕

2〕地址總線〔AddrBus〕；〔IN〕

3〕PWM波輸出端口〔PWMOut〕；〔OUT〕

4〕控制線：

①CLK：時鐘；〔IN〕

②Reset：異步復位信號；〔IN低電平有效〕

③WR：寫PWMRAM信號；〔IN低電平有效〕；

④RD：讀PWMRAM信號；〔IN低電平有效〕

⑤DONE：接受完畢反應信號；〔OUT高電平有效〕

⑥INT：中斷申請信號；〔OUT低電平有效〕

⑦IntResp：中斷響應信號；〔In低電平有效〕

⑧ByteBit：字節(jié)/位操作控制信號〔IN1-BYTE0-BIT〕；

⑨⑩

中斷占用相當于MCU8051的外部中斷2，那么可保證在5個指令周期之內(nèi)，“讀取數(shù)據(jù)〞中斷必定得到響應。

PWM模塊使用方法：因為占用了8051外部中斷1，所以在不使用該模塊時，應該把外部中斷2屏蔽。而PWM模塊產(chǎn)生的中斷請求可以看作是“能接受數(shù)據(jù)〞的信號。中斷方法如后“中斷讀取數(shù)據(jù)過程〞。使用PWM模塊，應該先對內(nèi)部地址8FH的數(shù)據(jù)存放器寫入數(shù)據(jù)，然后設置地址8EH的狀態(tài)存放器最低位〔0〕為‘1’，即PWM模塊開始工作并輸出PWM調(diào)制波〔如TIMER模塊〕。在輸出PWM調(diào)制波過程中，應及時對PWM寫入下一個調(diào)制數(shù)據(jù)，保證PWM連續(xù)工作，輸出波形連續(xù)。〔待改良〕中斷讀取數(shù)據(jù)過程：1.PWM模塊可以讀取數(shù)據(jù)，申請中斷信號INT置位為‘0’，等待8051響應；2.8051接受到中斷申請后，作出中斷響應，置位IntResp信號線為‘0’；3.PWM模塊收到IntResp信號后，把中斷申請信號INT復位為‘1’，等待8051通知讀取數(shù)據(jù)WR信號；4.8051取出要求數(shù)據(jù)放于數(shù)據(jù)總線〔DataBus〕上，并置WR信號為‘0’；5.PWM模塊發(fā)現(xiàn)WR信號為‘0’，由數(shù)據(jù)總線〔DataBus〕上讀取數(shù)據(jù)到內(nèi)部數(shù)據(jù)存放器，將DONE位置位為‘1’；6.8051發(fā)現(xiàn)DONE信號的上跳變?yōu)椤?’，釋放數(shù)據(jù)總線；7.PWM模塊完成當前輸出周期，復位DONE為‘0’，從此當前數(shù)據(jù)存放器可以再次接受數(shù)據(jù)輸入。四、考前須知：1〕輸出的PWM信號中的高電平局部必須處于一個輸出周期的中間，不能偏離，否那么輸出語音經(jīng)過低通后必定是一失真嚴重的結(jié)果。

2〕對于8位精度的PWM，每個輸出周期占用256〔28〕個機器周期，但是包含256個機器周期至少有22個指令周期，亦即264〔22*12〕個機器周期，由于語音信號的連續(xù)性，256與264之間相差的8個機器周期是不能由之丟空的，否那么也會使輸出信號失真。如果將須輸出數(shù)字量按256/264的比例放大輸出，亦不可行，因為如此非整數(shù)比例放大，放大倍數(shù)很小，那么經(jīng)過再量化后小數(shù)局部亦會被忽略掉，產(chǎn)生失真。舉例：輸出數(shù)字量為16，按比例放大后為16.5，更會產(chǎn)生難以取舍的問題。

故采取以下方法：該模塊以時鐘周期為標準，而與TMBus無關(guān)，即根本上與8051局部異步工作。讀取數(shù)據(jù)方式為每次讀取足夠數(shù)據(jù)段儲存于模塊內(nèi)的RAM內(nèi)〔暫定每次讀取8字節(jié)〕，儲存字節(jié)數(shù)必須能保證PWM輸出該段數(shù)據(jù)過程中，有足夠時間從RAM處繼續(xù)讀取數(shù)據(jù)。由于占用了8051的外部中斷2，中斷申