基于FPGA的糾錯編碼仿真實現(xiàn)

q6取反糾正后為0011110，故輸出的4位信息碼應(yīng)為0011，正如圖3.8中第一列所示。經(jīng)驗證，表3.5得到的相應(yīng)結(jié)果和理論上保持一致。表3.5(7,4)漢明碼譯碼波形輸入與輸出部分對應(yīng)的關(guān)系序號譯碼輸入譯碼輸出校正子S錯誤碼位錯碼位置C0101111000111116110110001011001021000110100000103011111000111105411010101101000無錯751101101010111166110011001001116711000111100010181101101010111169001100110111116100100011011010141100111000011010112110010011101014131010111100010141401000100100100215111000111001014160111100011110021710011101001010118001000000001014190110010011000152010101001110110521101000110110113通過觀察波形圖和總結(jié)的表格，所得到的結(jié)果與理論結(jié)果一致?？梢宰C明漢明碼譯碼器仿真結(jié)果成功。3.3循環(huán)碼編譯碼原理與仿真設(shè)計3.3.1循環(huán)碼編碼器的設(shè)計我們可以憑借提供的(n，k)數(shù)值生成多項式g(x)，就是從xn+1的因子中選一個(n-k）次多項式，假如給的信息碼組是，次數(shù)小于k，那么的次數(shù)一定也會小于n。用g(x)除，得到余式r(x)，r(x)的次數(shù)一定會小于(n-k)。將r(x)和相加，得到的多項式就肯定是一個碼組多項式。由上述原理可得，循環(huán)碼的編碼步驟為：第一步：用乘以信息碼m(x)。第二步：用g(x)除，我們將得到它的商Q(x)，第三步：得出的碼組為。通過以上內(nèi)容可以得知，怎么樣確定余式r(x)是我們編碼的重點，可直接將r(x)表示的編碼位加到信息位后面完成編碼。我們拿生成矩陣生成（7，4）循環(huán)碼的編碼器為例，它的除法電路如下圖3.9所示。gg0g1g3D3D2D1CDOUTCDIN圖3.9除法電路圖g(x)的次數(shù)與這個移位寄存器的個數(shù)一樣，g(x)的系數(shù)1表示有反饋，0表示無反饋。每個寄存器的初始值都為0，將碼組m3m2m1m0依次串行送入電路的最高端，相當(dāng)于對其后面補三個零，除法電路進行四次移位，寄存器D1D2D3里的數(shù)就是余式r(x)。然后編出碼組。當(dāng)輸入最末一位信息碼元完成時，K信號為零，然后移位寄存器在最末一位信息碼元后加上監(jiān)督碼，把計算結(jié)果送到信道，這是因為時鐘脈沖作用的影響。3.3.2循環(huán)碼譯碼器的設(shè)計下面我們介紹譯碼器的設(shè)計，接收端譯碼存在檢錯和糾錯這兩個要求。（1）檢錯：如果R(x)=T(x)，即發(fā)送碼組與接收碼組R(x)相同，那么R(x)一定能被g(x)整除；但是如果R(x)被g(x)除時可能除不盡而有余項，即R(x)≠T(x)，那就說明傳輸中發(fā)生了錯誤。所以，余項是否為零使我們判斷接收碼組中是否存在錯誤的重要依據(jù)。但是，還有一種不可檢錯誤的存在，就是當(dāng)有錯碼的接收碼組被g(x)整除時，這時的誤碼就不能檢出，這個錯碼就超過了此編碼的檢錯能力。（2）糾錯：任何可以被糾正的錯誤圖樣需要與一個特定余式存在一一對應(yīng)關(guān)系才能達成我們糾錯的目的。糾錯設(shè)計如下：因為（7，4）循環(huán)碼的最小碼距為d0=3，由可以看出，這個循環(huán)碼只能糾正一個錯碼。接收碼組多項式，可用發(fā)送碼組多項式T(x)與差錯多項式E(x)之和表示即：。根據(jù)上述分析，就可進一步確定E(x)： 對于一個S(x)來說E(x)可能會有好幾種形式。根據(jù)S(x)確定E(x)的時候也使用最大似然比準(zhǔn)則。我們根據(jù)上面所述求出對應(yīng)的伴隨多項式S(x)，然后把E(x)和S(x)的對應(yīng)關(guān)系列成譯碼表。我們收到R(x)后，運用求出S(x)，然后對照譯碼表找到E(x)，再根據(jù)求出T(x)，即為糾錯完畢的原發(fā)送碼組。我們需要的所譯碼元只需要取糾錯后的前四位。因為二進制只有0與1兩種狀態(tài)，所以我們在實際電路設(shè)計中知道錯誤位置后，直接對所在位置的碼元取反就達成目的了。糾錯步驟如下：第一步：將接收碼組R(x)進行串并轉(zhuǎn)換，送入除法電路，得到伴隨矩陣S(x)，即余數(shù)D1D2D3。第二步：根據(jù)典型生成矩陣G和典型監(jiān)督矩陣HT之間的關(guān)系，讓S(x)并行輸出后送入錯誤圖樣識別器，由可以得到錯誤圖樣E(x)，從而確定錯碼的位置。第三步：對錯誤碼位的碼元取反后將譯碼后的碼組串行輸出。就可得到原發(fā)送碼組T(x)。T(x)的前四位即為譯出碼元m(x)。圖3.10譯碼器示意圖3.3.3循環(huán)碼編譯碼器設(shè)計步驟循環(huán)碼編譯碼器，圖3.11是一個典型的VHDL設(shè)計流程：圖3.11VHDL語言設(shè)計流程圖系統(tǒng)分析：我們運用VHDL語言在Quartus9.0Ⅱ的EDA軟件平臺上進行編程。程序流程圖如圖3.12所示：譯碼器譯碼器顯示顯示錯誤發(fā)生器定時單元編碼器信碼發(fā)生器顯示圖圖3.12循環(huán)碼編譯碼框架圖循環(huán)碼編譯碼系統(tǒng)結(jié)構(gòu)圖如圖3.13所示。由定時單元、編碼器單元、錯碼位置計算單元、糾錯單元、模擬錯碼發(fā)生器、信碼發(fā)生器組成。譯碼器就是由錯碼位置計算單元和糾錯單元合在一起組成。程序流程分析如下：輸出7位信息碼編碼糾錯rout判斷檢錯編碼初始化并且輸入四位信息碼開始dataindataoutNYtout結(jié)束輸出7位信息碼編碼糾錯rout判斷檢錯編碼初始化并且輸入四位信息碼開始dataindataoutNYtout結(jié)束圖圖3.13程序流程圖該程序流程主要通過輸入一組四位信息碼組，然后根據(jù)編碼后的余數(shù)輸出對編碼進行檢錯判斷，若輸出余數(shù)為000則無錯碼，若輸出的余數(shù)為表3.5中，則有錯碼。然后糾錯并譯碼輸出一個7位信息碼組。3.3.4循環(huán)碼編譯碼器系統(tǒng)仿真當(dāng)我們在實際系統(tǒng)上進行實驗研究比較困難的時候，我們就需要使用系統(tǒng)仿真。系統(tǒng)仿真通俗的說就是進行模型實驗，它是通過系統(tǒng)模型實驗來分析一個系統(tǒng)的過程。所以，系統(tǒng)仿真的結(jié)果將決定整個課程設(shè)計任務(wù)完成的到位程度。程序輸入完成后進行編譯，之后可以對所進行的設(shè)計進行仿真，我們此次課程設(shè)計的仿真平臺是QuartusⅡ9.0,通過對VHDL源程序進行編譯檢錯，然后創(chuàng)建波形文件，加入輸入輸出變量，選擇適用的芯片以及設(shè)定仿真結(jié)束時間，設(shè)置好輸入初值進行仿真，得到仿真波形圖如圖3.14所示：圖3.14程序仿真圖仿真圖中的clk是時鐘信號；clr,clr2是初始狀態(tài)；enable1,enable2是用來控制開始糾錯；din為糾錯輸出；dataout為輸出信號；datain為輸入信號；din是經(jīng)過dataout串轉(zhuǎn)后變成的；rout是糾錯后的余數(shù)；tout為7位輸出；judge為00時表示無錯碼，為11時表示有錯碼。圖3.15模塊仿真圖根據(jù)循環(huán)碼編譯碼器結(jié)果分析如下表3.6所示：表3.6（7.4）循環(huán)碼圖輸入信息碼輸出信息碼輸入信息碼輸出信息碼00000000000100010001010001000101110011001110001000101101010101001100110011101101110110000101010011111001100010010001011001101110100101100110001111011101000111011101011111111111表3.7錯誤圖樣E和伴隨式Se6e5e4e3e2e1e0S1S2S30010000001001010000001001010000001001000110001000011110001000011011101000001111011000000101對照上述所述附表可知，如果該輸入為1001則對應(yīng)的糾錯后輸出碼為1001110。從仿真圖中糾錯輸出din可得知該設(shè)計和實際仿真結(jié)果一致，達到所需要的設(shè)計目的。4結(jié)論本文在進行漢明碼和循環(huán)碼編譯碼器的仿真實現(xiàn)中，達到了所預(yù)期的結(jié)果，通過仿真實現(xiàn)讓我們了解到漢明碼的糾錯能力，更為重要的是體現(xiàn)了在通訊行業(yè)中的地位不可忽視；同時展現(xiàn)了FPGA開發(fā)擁有強大的功能以及非常方便的操作流程。在進行仿真過程中，出現(xiàn)了很多錯誤，發(fā)現(xiàn)了自己存在一些很多方面的不足需要進行改正。我覺得此次畢業(yè)設(shè)計的收獲不僅僅是完成了課題的任務(wù)，并通過這次畢業(yè)設(shè)計，掌握了一些資料查詢手段，增強了程序設(shè)計分析能力，也具備了一定的科技論文寫作能力。更重要的是培養(yǎng)了獨立分析解決問題的能力和工程項目開發(fā)的基本思路和方法，這將對我的工作有很大的幫助，也為我以后的學(xué)習(xí)和工作指明了方向。

參考文獻劉嘉湘,殷偉偉.一種新的循環(huán)碼編譯碼設(shè)計[D].電腦編程技巧與維護,2010.章堅武.移動通信（第二版）[M].西安電子科技大學(xué)出版社.2007.曹雪虹,張宗橙.信息論與編碼（第3版）[M].清華大學(xué)出版社,2016. 劉科峰,張沙清.田豐.EDA技術(shù)在電子設(shè)計中的應(yīng)用[J].廣西物理.2004袁菁.類噪聲載波調(diào)制數(shù)字通信系統(tǒng)的設(shè)計與性能評估[D].浙江工業(yè)大學(xué),2014.傅祖蕓.

信息論:基礎(chǔ)理論與應(yīng)用:第四版[M].

電子工業(yè)出版社,

2011.王鈿,卓興旺.基于VerilogHDL的數(shù)字系統(tǒng)應(yīng)用設(shè)計[M].北京國防工業(yè)出版社.2007.劉燎原.基于VHDL語言的漢明碼編碼器和譯碼器的設(shè)計[J].安徽職業(yè)技術(shù)學(xué)院學(xué)報.2006.田凱,何麗,田方方,梁天宇.一種改進的漢明碼譯碼器設(shè)計與FPGA驗證[J].電視技術(shù),2013.李德明,易藝,江國強.《EDA技術(shù)與應(yīng)用》課程教學(xué)方法探索與實踐[J].中國科技信息,2011.江蘇技術(shù)師范學(xué)院老師.（7,4）漢明碼編解碼器的設(shè)計報告[J].江蘇技術(shù)師范學(xué)院.2009.王炳義.信息分類與編碼[M].北京國防工業(yè)出版社.2003.YoonT,AzimiS.Errorcorrectingcodepredicationsystemandmethod:US,US8429492[P].2013.BuchmannP,GowerKC,ReeseRJ,etal.Errorcorrectingcodeprotectedquasi-staticbitcommunicationonahigh-speedbus:US,US8234540B2[P].2012.GoelM.Extendedbidirectionalhammingcodefordouble-errorcorrectionandtriple-errordetection:US,US8694872[P].2014.

附件：網(wǎng)絡(luò)學(xué)院畢業(yè)論文獨創(chuàng)性聲明本人聲明，所呈交的畢業(yè)論文系在指導(dǎo)老師的指導(dǎo)下本人獨立完成的研究成果。論文中依法引用他人的成果，均已做出明確標(biāo)注或得到許可。論文內(nèi)容未包含法律意義上已屬于他人的任何形式的研究成果，如果本論文有摘抄他人的研究成果，被他人追究責(zé)任，則本人負(fù)全部責(zé)任，與指導(dǎo)老師和學(xué)校無關(guān)。本人如違反上述聲明，愿意承擔(dān)以下責(zé)任和后果：交回學(xué)校授予的畢業(yè)證書；學(xué)?？梢栽谙嚓P(guān)媒體上對作者本人的行為進行通報；本人按照學(xué)校規(guī)定的方式，對因不當(dāng)取得證書給學(xué)校造成的名譽損害，進行公開道歉；本人負(fù)責(zé)因論文成果不實產(chǎn)生的法律糾紛。論文作者簽名：陳成日期：2020年2月9日畢業(yè)論文知識產(chǎn)權(quán)權(quán)屬聲明