城市軌道交通電工電子技術(shù) 第2版 課件 項(xiàng)目九 邏輯門(mén)電路

項(xiàng)目九邏輯門(mén)電路課題二數(shù)制與編碼學(xué)習(xí)導(dǎo)入邏輯代數(shù)是一種用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法。邏輯代數(shù)有一套完整的運(yùn)算規(guī)則，包括公理、定理和定律。它被廣泛地應(yīng)用于開(kāi)關(guān)電路和數(shù)字邏輯電路的變換、分析、化簡(jiǎn)和設(shè)計(jì)上。隨著數(shù)字技術(shù)的發(fā)展，邏輯代數(shù)已經(jīng)成為分析和設(shè)計(jì)邏輯電路的基本工具和理論基礎(chǔ)。邏輯代數(shù)是一種用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法。學(xué)習(xí)目標(biāo)1、知識(shí)目標(biāo)掌握基本邏輯門(mén)電路的邏輯符號(hào)。掌握各種常用數(shù)字邏輯電路的邏輯功能、外部特性及典型應(yīng)用。學(xué)習(xí)目標(biāo)2、能力目標(biāo)能運(yùn)用公式法化簡(jiǎn)邏輯函數(shù)。能運(yùn)用卡諾圖化簡(jiǎn)邏輯函數(shù)一、數(shù)字電路及其特點(diǎn)1.數(shù)字電路中工作的半導(dǎo)體管多數(shù)工作在開(kāi)、關(guān)狀態(tài)，即不是工作在飽和區(qū)，就是工作在截止區(qū)，而放大區(qū)只是其過(guò)渡狀態(tài)。2.在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的邏輯關(guān)系。3.數(shù)字電路的通用性強(qiáng)。數(shù)字電路的結(jié)構(gòu)簡(jiǎn)單、容易制造，便于集成及系列化生產(chǎn)。二、數(shù)字電路的發(fā)展和應(yīng)用數(shù)字電路的應(yīng)用范圍很廣泛，而且還在不斷地發(fā)展。它不僅應(yīng)用于計(jì)算機(jī)技術(shù)、雷達(dá)、電視、通信、遙測(cè)和遙控等方面，而且在核物理技術(shù)、新型武器、航天技術(shù)、交通、電力、醫(yī)藥技術(shù)等各個(gè)技術(shù)領(lǐng)域的控制設(shè)備和數(shù)字測(cè)量中，都發(fā)揮著很重要的作用。一、數(shù)制及其轉(zhuǎn)換1.十進(jìn)制基數(shù)和權(quán)：一種數(shù)制所具有的數(shù)碼個(gè)數(shù)稱(chēng)為該數(shù)制的基數(shù)，該數(shù)制的數(shù)中不同位置上數(shù)碼的單位數(shù)值稱(chēng)為該數(shù)制的位權(quán)或權(quán)。十進(jìn)制：基數(shù)為10，采用的10個(gè)數(shù)碼為0~9，計(jì)數(shù)的基數(shù)是10，超過(guò)9的數(shù)必須用多位數(shù)表示，低位與相鄰高位之間的進(jìn)位規(guī)則為“逢十進(jìn)一。2.二進(jìn)制目前在數(shù)字電路中應(yīng)用最廣的是二進(jìn)制。在二進(jìn)制數(shù)中，每一位只有0和1兩個(gè)數(shù)碼，基數(shù)為2，進(jìn)位規(guī)則為“逢二進(jìn)一”。任何一個(gè)二進(jìn)制數(shù)均可展開(kāi)為D=ΣKi2i0102033.十六進(jìn)制十六進(jìn)制數(shù)的每一位有十六個(gè)不同的數(shù)碼，分別為0~9、A（10）、B（11）、C（12）、D（13）、E（14）、F（15）表示。進(jìn)位規(guī)則為“逢十六進(jìn)一”。任意一個(gè)十六進(jìn)制數(shù)均可展開(kāi)為D=ΣKi16i2.數(shù)制轉(zhuǎn)換其他進(jìn)制轉(zhuǎn)換為十進(jìn)制：采用多項(xiàng)式求和法，即將其他進(jìn)制的數(shù)根據(jù)基數(shù)和權(quán)展開(kāi)為多項(xiàng)式，求出該多項(xiàng)式的和，即得相應(yīng)的十進(jìn)制數(shù)。十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制：采用除基數(shù)取余數(shù)法，即將十進(jìn)制整數(shù)連續(xù)除以二進(jìn)制的基數(shù)，求得各次的余數(shù)，直到商為0為止，然后將先得到的余數(shù)列在低位、后得到的余數(shù)列在高位，即得相應(yīng)的二進(jìn)制數(shù)。二進(jìn)制與十六進(jìn)制之間的轉(zhuǎn)換：將十六進(jìn)制轉(zhuǎn)換為二進(jìn)制數(shù)，每一個(gè)十六進(jìn)制數(shù)碼用4位二進(jìn)制數(shù)表示即可；將二進(jìn)制整數(shù)轉(zhuǎn)換為16進(jìn)制數(shù)，從低位開(kāi)始，每4位為一組轉(zhuǎn)換為相應(yīng)的十六進(jìn)制數(shù)即可。十六進(jìn)制數(shù)轉(zhuǎn)換成等值的二進(jìn)制數(shù)。轉(zhuǎn)換時(shí)只需將十六進(jìn)制數(shù)的每一位用等值的4位二進(jìn)制數(shù)代替就行了。3．編碼將十進(jìn)制的10個(gè)數(shù)碼分別用4位二進(jìn)制代碼表示稱(chēng)為二—十進(jìn)制編碼，也稱(chēng)BCD碼。常用的BCD碼有8421碼、余3碼、格雷碼、2421碼、5421碼等。8421碼的10個(gè)十進(jìn)制數(shù)碼與自然二進(jìn)制數(shù)一一對(duì)應(yīng)，即用二進(jìn)制數(shù)的0000～1001來(lái)分別表示十進(jìn)制數(shù)的0～9，它是一種有權(quán)碼，各位的權(quán)從左到右分別為8、4、2、1。

其他BCD碼中，2421碼和5421碼是有權(quán)碼，余3碼由8421碼加3得來(lái)，是無(wú)權(quán)碼，格雷碼的特點(diǎn)是從一個(gè)代碼變?yōu)橄噜彽牧硪粋€(gè)代碼時(shí)只有一位發(fā)生變化。二、碼制余3碼的編碼規(guī)則，把每一個(gè)余3碼看作4位二進(jìn)制數(shù)，則它的數(shù)值要比它所表示的十進(jìn)制數(shù)碼多3，因此將這種代碼叫做余3碼。2421碼是一種恒權(quán)代碼，它的0和9、1和8、2和7、3和6、4和5也互為反碼，這個(gè)特點(diǎn)和余3碼相仿。5211碼是另一種恒權(quán)代碼，每位的權(quán)是5、2、1、1。謝謝觀賞！項(xiàng)目九邏輯門(mén)電路課題四組合邏輯門(mén)電路課題三邏輯門(mén)電路學(xué)習(xí)導(dǎo)入門(mén)電路是數(shù)字電路的基本邏輯單元。如果把一個(gè)數(shù)字系統(tǒng)或數(shù)字電路比作建筑工程，那么邏輯門(mén)電路就相當(dāng)于建筑工程所需的磚瓦。一、二極管與門(mén)1.與邏輯關(guān)系2.與門(mén)電路二、二極管或門(mén)1.或邏輯關(guān)系010203三、三極管非門(mén)1.非邏輯關(guān)系輸出信號(hào)與輸入信號(hào)存在著“反相”關(guān)系，即當(dāng)輸入為高電平時(shí)，輸出為低電平，而輸入為低電平時(shí)，輸出為高電平。因此，輸出與輸入的電平之間是反相關(guān)系，它實(shí)際上是一個(gè)非門(mén)（稱(chēng)反相器）。這種關(guān)系，稱(chēng)非邏輯關(guān)系。010203八、三態(tài)門(mén)三態(tài)門(mén)是在門(mén)電路上加上一個(gè)使能端，控制它的輸出高電平或低電平兩種狀態(tài)外，還可以出現(xiàn)第三種高阻狀態(tài)。高阻狀態(tài)是門(mén)電路內(nèi)部電源對(duì)地與輸出端同時(shí)隔斷。謝謝觀賞！項(xiàng)目九邏輯門(mén)電路課題五邏輯代數(shù)及其在邏輯電路的應(yīng)用學(xué)習(xí)導(dǎo)入邏輯代數(shù)又稱(chēng)布爾代數(shù)，它是分析和設(shè)計(jì)數(shù)字電路的數(shù)學(xué)基礎(chǔ)。一、邏輯代數(shù)定律1.邏輯代數(shù)的基本公式2．邏輯函數(shù)的表示方法（1）真值表真值表是由變量所有可能的取值組合及其對(duì)應(yīng)的函數(shù)值構(gòu)成的表格。真值表的書(shū)寫(xiě)方法是：將n個(gè)變量的2n種不同的取值按二進(jìn)制遞增規(guī)律排列起來(lái)，在相應(yīng)位置上填入函數(shù)的值即可。（2）邏輯函數(shù)式把輸出與輸入的邏輯關(guān)系寫(xiě)成與、或、非等運(yùn)算的組合式，即邏輯代數(shù)式，就得到了邏輯函數(shù)式。根據(jù)真值表寫(xiě)邏輯表達(dá)式的方法是：取A=1（或A=0）的輸入變量組合到邏輯表達(dá)式。對(duì)于每一種取值組合，輸入變量之間是與邏輯關(guān)系。對(duì)應(yīng)于A=1，如果輸入變量的值為1，則取其原變量；如果輸入變量的值為0，則取其反變量。各種取值組合之間是或邏輯關(guān)系，最后取以上乘積項(xiàng)之和。（3）邏輯圖將邏輯函數(shù)中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)表示出來(lái)，就可以畫(huà)出表示函數(shù)關(guān)系的邏輯圖。根據(jù)邏輯表達(dá)式畫(huà)邏輯圖的方法是：邏輯乘用與門(mén)實(shí)現(xiàn)，邏輯加用或門(mén)實(shí)現(xiàn)，邏輯非用非門(mén)實(shí)現(xiàn)。4．邏輯函數(shù)的公式化簡(jiǎn)法邏輯函數(shù)式通過(guò)化簡(jiǎn)得到的最簡(jiǎn)與或邏輯式，其中包含的乘積項(xiàng)已經(jīng)最少，而且每個(gè)乘積項(xiàng)的因子數(shù)目也不能再減少?；?jiǎn)邏輯函數(shù)的目的是要消去多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)中多余的因子，以得到邏輯函數(shù)式的最簡(jiǎn)形式。邏輯函數(shù)常用的化簡(jiǎn)方法有公式化簡(jiǎn)法和卡諾圖化簡(jiǎn)法等。公式化簡(jiǎn)法是反復(fù)運(yùn)用邏輯代數(shù)的基本公式和定理來(lái)化簡(jiǎn)邏輯函數(shù)中多余的乘積項(xiàng)和多余的因子，求得函數(shù)式的最簡(jiǎn)形式。公式化簡(jiǎn)法沒(méi)有固定的步驟，常用的化簡(jiǎn)方法有并項(xiàng)法、配項(xiàng)法、加項(xiàng)法、吸收法等方法。010203（2）卡諾圖的表示一到四變量最小項(xiàng)的卡諾圖。圖形兩側(cè)標(biāo)注的0和1表示使對(duì)應(yīng)小方格的最小項(xiàng)為1的變量取值。這些0和1組成的二進(jìn)制數(shù)所對(duì)應(yīng)的十進(jìn)制數(shù)大小也就是對(duì)應(yīng)的最小項(xiàng)的編號(hào)。必須按照?qǐng)D中的方式排列，以確保相鄰的兩個(gè)最小項(xiàng)僅有一個(gè)變量是不同的。用卡諾圖可以任意表示一個(gè)邏輯函數(shù)，具體方法是首先把邏輯函數(shù)化為最小項(xiàng)之和的形式，然后在卡諾圖上與這些最小項(xiàng)對(duì)應(yīng)的位置上填入1，在其余的位置上填入0。任何一個(gè)邏輯函數(shù)都等于它的卡諾圖中填入1的那些最小項(xiàng)之和。（3）卡諾圖的化簡(jiǎn)謝謝觀賞！項(xiàng)目九邏輯門(mén)電路任務(wù)邏輯門(mén)電路的功能測(cè)試一、任務(wù)目標(biāo)1.熟悉主要門(mén)電路的邏輯功能。2.掌握基本門(mén)電路邏輯功能的測(cè)試方法。二、器材工具DZX-2B型電子學(xué)綜合實(shí)驗(yàn)裝置(簡(jiǎn)稱(chēng)實(shí)驗(yàn)臺(tái))。010203三、原理分析對(duì)于與非門(mén),其輸入中任一個(gè)為低電平“0”時(shí)，輸出便為高電平“1”。只有當(dāng)所有輸入都為高電平“1”時(shí)，輸出才為低電平“0”。對(duì)于TTL邏輯電路，輸入端如果懸空可看做；邏輯1，但為防止干擾信號(hào)引入，一般不懸空，可將多余的輸入端接高電平或者和一個(gè)有用輸入端連在一起。對(duì)MOS電路輸入端不允許懸空。對(duì)于或非門(mén)，閑置輸入端應(yīng)接地或低電平,也可以和一個(gè)有用輸入端連在一起。四、任務(wù)實(shí)施1、與非門(mén)邏輯功能的測(cè)試（1）將74LS20插入實(shí)驗(yàn)臺(tái)14P插座，注意集成塊上的標(biāo)記，不要插錯(cuò)。（2）將集成塊Vcc端與電源+5V相連，GND與電源“地”相連。（3）選擇其中一個(gè)與非門(mén)，將其4個(gè)輸入端A、B、C、D分別與四個(gè)邏輯開(kāi)關(guān)相連，輸出端Y與邏輯筆或邏輯電平顯示器相連，如圖