2022年山東師范大學(xué)計算機科學(xué)與技術(shù)專業(yè)《計算機組成原理》科目期末試卷B(有答案)

2022年山東師范大學(xué)計算機科學(xué)與技術(shù)專業(yè)《計算機組成原理》科目期末試卷B（有答案）一、選擇題1、有效容量為128KB的Cache，每塊16B，8路組相聯(lián)。字節(jié)地址為1234567H的單元調(diào)入該Cache，其tag應(yīng)為（）。A.1234HB.2468HC.048DHD.12345H2、局部性原理是一個持久的概念，對硬件和軟件系統(tǒng)的設(shè)計和性能都有著極大的影響。局部性通常有兩種不同的形式：時間局部性和空間局部性。程序員是否編寫出高速緩存友好的代碼，就取決于這兩方面的問題。對于下面這個函數(shù)，說法正確的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}A.對于變量i和sum，循環(huán)體具有良好的空間局部性B.對于變量i、sum和v[N]，循環(huán)體具有良好的空間局部性C.對于變量i和sum，循環(huán)體具有良好的時間局部性D.對于變量i、sum和v[N]，循環(huán)體具有良好的時間局部性23、在浮點機中，（）是隱藏的。A.階碼B.數(shù)符C.尾數(shù)D.基數(shù)4、4位機器內(nèi)的數(shù)值代碼，則它所表示的十進制真值可能為（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、下列編碼中，能檢測出所有長度小于或等于校驗位（檢測位）長度的突發(fā)錯的校驗碼是（）。A.循環(huán)冗余校驗碼B.海明碼C.奇校驗碼D.偶校驗碼6、下列關(guān)于多總線結(jié)構(gòu)的敘述中，錯誤的是（）。A.靠近CPU的總線速度較快B.存儲器總線可支持突發(fā)傳送方式C.總線之間需通過橋接器相連D.PCI-Expressx16采用并行傳輸方式7、按數(shù)據(jù)傳送格式，總線常被劃分為（）。A.并行總線與串行總線B.同步總線與異步總線C.系統(tǒng)總線與外總線D.存儲總線與I/O總線8、馮·諾依曼型計算機的設(shè)計思想主要有（）。1.存儲程序Ⅱ.二進制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、只有當(dāng)程序要執(zhí)行時，它才會去將源程序翻譯成機器語言，而且一次只能讀取、翻譯并執(zhí)行源程序中的一行語句，此程序稱為（）。A.目標(biāo)程序B.編譯程序C.解釋程序D.匯編程序10、在獨立編址的方式下，存儲單元和I/O設(shè)備是靠（）來區(qū)分的。A.不同的地址碼B.不同的地址線C.不同的指令D.不同的數(shù)據(jù)線11、在DMA方式中，周期竊取是竊取總線占用權(quán)一個或者多個（）。A.存取周期B.指令周期C.CPU周期D.總線周期12、在微程序控制器中，微程序的入口微地址是通過（）得到的。A.程序計數(shù)器PCB.前條微指令C.PC+1D.指令操作碼映射13、在無轉(zhuǎn)發(fā)機制的五段基本流水線（取指、譯碼/讀寄存器、運算、訪存、寫回寄存器）中，下列指令序列存在數(shù)據(jù)冒險的指令對是（）。I1：addR1，R2，R3；（R2）+（R3）→R1I2：addR5，R2，R4；（R2）+（R4）→R5I3：addR4，R5，R3；（R5）+（R3）→R4I4：addR5，R2，R6；（R2）+（R6）→R5A.I1和I2B.I2和I3C.I2和14D.I3和1414、某指令系統(tǒng)有200條指令，對操作碼采用固定長度二進制編碼時，最少需要用（）A.4B.8C.16D.3215、某計算機按字節(jié)編址，指令字長固定且只有兩種指令格式，其中三地址指令29條，二地址指令107條，每個地址字段為6位，則指令字長至少應(yīng)該是（）。A.24位B.26位C.28位D.32位二、填空題16、一位十進制數(shù)，用BCD碼表示需______位二進制碼，用ASCII碼表示需______位二進制碼。17、微程序設(shè)計技術(shù)是利用________方法設(shè)計________的一門技術(shù)。18、堆棧是一種特殊的數(shù)據(jù)尋址方式，它采用________原理。按結(jié)構(gòu)不同，分為________堆棧和________堆棧。19、2000年，超級計算機最高浮點運算速度達到每秒_______次，我國的_______號計算機的運算速度達到3840億次，使我國成為_______之后第三個擁有高速計算機的國家。20、指令字長度有______、______、______三種形式。21、運算器的兩個主要功能是：_______，_______22、總線同步定時協(xié)議中，事件出現(xiàn)在總線的時刻由________信號確定，總線周期的長度是________的。23、存儲_______并按_______順序執(zhí)行，這是馮·諾依曼型計算機的工作原理。24、奔騰CPU中L2級cache的內(nèi)容是_______的子集，而_______內(nèi)容又是L2級cache的子集。25、外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備，_________設(shè)備，_________設(shè)備，_________設(shè)備五大類。三、名詞解釋題26、反碼：27、系統(tǒng)總線：28、現(xiàn)場保護：29、組相聯(lián)映象：四、簡答題30、指令和數(shù)據(jù)均存放在內(nèi)存中，計算機如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)。31、水平型微指令；32、何謂“總線仲裁”？一般采用何種策略進行仲裁，簡要說明它們的應(yīng)用環(huán)境。33、比較選擇型DMA控制器與多路型DMA控制器？五、計算題34、已知計算機的字長為32位，存儲器的容量為1MR.如果按字節(jié)、半字、字、雙字尋址，尋址范圍各是多少？35、假設(shè)機器字長為16位，其中階碼6位（包含兩位階符），尾數(shù)10位（包含兩位數(shù)符）。已知十進制數(shù)x=125，y=-18.125，試計算[x-y]補。（其結(jié)果用二進制真值表示，舍入時采用0舍l入法）。36、假設(shè)指令字長為16位，操作數(shù)的地址碼為6位，指令有零地址、一地址和二地址3種格式。1）設(shè)操作碼固定，若零地址指令有M種，一地址指令有N種，則二地址指令最多有多少種？2）采用擴展操作碼技術(shù)，二地址指令最多有多少種？3）采用擴展操作碼技術(shù)，若二地址指令有P條，零地址指令有Q條，則一地址指令最多有幾種？六、綜合題37、現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作，假設(shè)完成各部操作的時間依次為100ns，100ns，80ns，50ns。試問：1）流水線的操作周期應(yīng)設(shè)計為多少？2）試給出相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)的例子（假設(shè)在硬件上不采取措施），試分析第2條指令要推遲多少時間進行才不會出錯？3）如果在硬件設(shè)計上加以改進，至少需要推遲多少時間？38、下圖為由8片2114芯片構(gòu)成的4K×8位的存儲器，與8位的一個微處理器相連，2114芯片為lK×4位的靜態(tài)RAM芯片。試問：1）每一組芯片組的地址范圍和地址線數(shù)目。2）4KB的RAM尋址范圍是多少？3）存儲器有沒有地址重疊？39、某機器采用一地址格式的指令系統(tǒng)，允許直接和間接尋址（機器按字尋址）。機器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及變址寄存器R。和基址寄存器Ra，均為16位。1）若采用單字長指令，共能完成105種操作，則指令可直接尋址的范圍是多少？一次間接尋址的范圍又是多少？2）若采用雙字長指令，操作碼位數(shù)及尋址方式不變，則指令可直接尋址的范圍又是多少？畫出其指令格式并說明各字段的含義。3）若存儲字長不變，可采用什么方法訪問容量為8MB的主存？需增設(shè)哪些硬件？

參考答案一、選擇題1、C2、C3、D4、D5、A6、D7、A8、D9、C10、C11、A12、D13、B14、B15、A二、填空題16、4717、軟件操作控制器18、先進后出寄存器存儲器19、1萬億神威美國、日本20、單字長半字長雙字長21、算術(shù)運算邏輯運算22、總線時鐘固定23、程序地址24、主存L1級cache25、外存數(shù)據(jù)通信過程控制三、名詞解釋題26、反碼：帶符號數(shù)據(jù)的表示方法之一，正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼是將二進制位按位取反。27、系統(tǒng)總線：處理器總線，連接處理器和主存，是計算機系統(tǒng)的主干。28、現(xiàn)場保護：將程序計數(shù)器PC中以及有關(guān)的寄存器的內(nèi)容存儲起來，使中斷結(jié)束后能恢復(fù)到原來的狀態(tài)繼續(xù)執(zhí)行程序的過程，29、組相聯(lián)映象：cache的一種地址映象方式，將存儲空間分成若干組，各組之間用直接映象，組內(nèi)各塊之間用全相聯(lián)映象。四、簡答題30、答：時間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出的指令流流向控制器（指令寄存器）。從內(nèi)存讀出的數(shù)據(jù)流流向運算器（通用寄存器）。31、答：水平型微指令的特點是一次能定義并執(zhí)行多個并行操作的微命令。從編碼方式看，直接編碼、字段直接編碼、字段間接編碼以及直接和字段混合編碼都屬水平型微指令。其中直接編碼速度最快，字段編碼要經(jīng)過譯碼，故速度受影響。32、答：連接到總線上的功能模塊有主動和被動兩種形態(tài)。主方可以啟動一個總線周期，而從方只能響應(yīng)主方的請求。每次總線操作，只能有一個主方占用總線控制權(quán)，但同一時間里可以有一個或多個從方。除CPU模塊外，IO功能模塊也可以提出總線請求。為了解決多個主設(shè)備同時競爭總線控制權(quán)，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。一般來說，采用優(yōu)先級或公平策略進行仲裁。在多處理器系統(tǒng)中對CPU模塊的總線請求采用公平原則處理，而對IO模塊的總線請求采用優(yōu)先級策略。33、答：選擇型DMA控制器特別適合數(shù)據(jù)傳送率很高以至接近內(nèi)存存取速度的設(shè)備，而不適用慢速設(shè)備；而多路型，DMA控制器卻適合于同時為多個慢速外設(shè)服務(wù)。選擇型DMA控制器在物理上可以連接多個設(shè)備，而邏輯上只允許接一個設(shè)備；而多路型不僅在物理上可連接多個外設(shè)，而且在邏輯上也允許這些外設(shè)同時工作。選擇型以數(shù)據(jù)塊方式傳送，多路型中各設(shè)備以字節(jié)交叉方式通過DMA控制器進行數(shù)據(jù)傳送。五、計算題34、解：首先1MB=8Mhit（為了在后面的計算中單位統(tǒng)一）按字節(jié)尋址時，尋址范圍為：8Mbit/8bit=lMB。按半字尋址時，尋址范圍為：8Mbit/16bit=512KB。按字尋址時，尋址范圍為：8Mbit/32bit=256KB。按雙字尋址時，尋址范圍為：8Mbit/64bit=128KB。35、64.解析：首先將x和y轉(zhuǎn)換成浮點數(shù)x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]補=00，0111，同理[-jy]補=11，1011故[jx]補=00，0111；00.11111010[-jy]補=00，0101；11.01101111下面可以按照5個步驟來做：1)對階。求階差：[?j]補=[jx]補-[jx]補=[jx]補+[-jy]補。所以y的階碼要低2，故應(yīng)該y向x對齊，y尾數(shù)需要右移兩位，階碼加2，如下：[y]補=000111，11.110110112）2)尾數(shù)求差。00.11111010+00.00100101（這里加的是y尾數(shù)的負(fù)數(shù)補碼）01.00011111即[x-y]補=00，0111；01.00011111。3）規(guī)格化。尾數(shù)出現(xiàn)01.×××…x，說明需要右規(guī)一次即可，階碼加1，最后可得[x-y]補=00，1000；00.100011111（加了下畫線的1為右規(guī)丟棄的1）4）舍入處理。山于右規(guī)低位丟1，因此尾數(shù)末位加1，即尾數(shù)變?yōu)?0.10010000。5）溢出判斷。最后階符為00，沒有溢出，最后應(yīng)將[x-y]補=001000，00.10010000轉(zhuǎn)換為二進制真值，即500x-y=0.10010000×2001000=0.10010000×28=1001000036、解析：1）由于操作數(shù)的地址碼為6位，因此二地址指令中操作碼的位數(shù)為16-6-6=4位，即操作碼只占4位。又由于操作碼固定，因此零地址指令、一地址指令、二地址指令的總和不能超過16?，F(xiàn)已知零地址指令有M種，一地址指令有N種，所有二地址指令最多有16-M-N種。2）在1）中算得二地址指令的操作碼為4位，即最多有20=16條指令。但是絕對不能取16。如果取了16，就不能擴展成一地址指令和零地址指令了。因此，二地址指令最多只能有15條。3）由于操作碼位數(shù)可變，且二地址指令、一地址指令和零地址指令的操作碼長度分別為4位、10位、16位，因此二地址指令每減少一條，就可以多出26條一地址指令；一地址指令每減少一條，就可以多出26條零地址指令。根據(jù)以上分析，假設(shè)一地址指令有X條，則一地址指令最多有（24-P）×26條，零地址指令就應(yīng)該最多有[（24-P）×26-R]×26條。根據(jù)題中給出的零地址指令有Q條，則可以得出一個公式，如下：Q=[（24-P）×26-R]×26可解得：R=（24-P）×26-Q×2-6六、綜合題37、解析：1）流水線操作的時鐘周期T應(yīng)按4步操作中所需時問最長的一個步驟來考慮，所以T=100ns.2）兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突的例子如下：ADDR1，R2，R3（R2）+（R3）→R1（將寄存器R2和R3的內(nèi)容相加存儲到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（將寄存器R1的內(nèi)容減去寄存器R5的內(nèi)容，并將相減的結(jié)果存儲到寄存器R4）分析如下：首先這兩條指令發(fā)生寫后讀（RAW）相關(guān)。兩條指令在流水線中的執(zhí)行情況見表。ADD指令在時鐘4時將結(jié)果寫入寄存器堆（R1），但SUB指令在時鐘3時讀寄存器堆（R1）。本來ADD指令應(yīng)先寫入R1，SUB指令后讀R1，結(jié)果變成SUB指令先讀R1.ADD指令后寫R1，因而發(fā)生數(shù)據(jù)沖突。如果硬件上不采取措施，則第2條指令SUB至少應(yīng)該推遲兩個時鐘周期（2×100ns），即SUB指令中的指令譯碼并取數(shù)周期應(yīng)該在ADD指令的寫回周期之后才能保證不會出錯，見表。3）如果硬件上加以改進，則只延遲一個時鐘周期即可（100ns）。因為在ADD指令中，運算周期就已經(jīng)將結(jié)果得到了，可以通過數(shù)據(jù)旁路技術(shù)在運算結(jié)果得到的時候?qū)⒔Y(jié)果快速地送入寄存器RI，而不需要等到寫回周期完成，見表。38、解析：先由兩片2114芯片構(gòu)成lK×8位的芯片組，再由4個芯片組構(gòu)成4K×8位的存儲器。從圖3-48可以看出，地址線A13~A10在圖中沒有出現(xiàn)，說明采用部分譯碼方式。1）芯片組的容量為1024B，需要10根地址線（A9~A10），故地址范圍為000H~3FFH。2）根據(jù)圖3-48所示的連線，各芯片組的片選端由地址線Ais、A1s進行譯碼。芯片組內(nèi)地址線為A9~A10，A13~A10空閑，即為任意態(tài)。假設(shè)A13~A10為